"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 61-80 / 2,110건

서강대학교 디지털논리회로실험 레포트 4주차

디지털 논리회로 실험 결과 보고서4주차 Multiplexers, Exclusive-OR, andThree state devices5조1.실험제목: Multiplexers ... , Exclusive-OR, and Three state devices2.실험목적:- Multiplexer의 동작원리와 활용방법을 이해한다.- Exclusive-OR gate의 동작원리 ... . 실험 과정STEP1) 그림 10의 회로를 bread board에 구성한다.그림 SEQ 그림 \* ARABIC 10. STEP1의 회로우리는 이를 Bread board에 구성

리포트 | 24페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
Gate회로 제작 (기초공학실습, KAIST)

기초공학 실습 : Chapter 5 Gate Circuit 제작AIM OF EXPERIMENT집적 회로의 여러 가지 게이트를 이용하여 디지털 논리 함수의 기능을 실현하는 방법 ... Board를 이용하여 아래와 같은 두 개의 회로를 구성하고 이 회로들의 진리표(Truth table)과 전압 출력표를 완성하라.실험1실험2RESULT실험1A(V)B(V)X(V)Y ... .139054.3744.3484.349500.1684.3654.349550.1674.3684.351DISCUSSION각각의 회로에서 출력 X 와 Y 를 불대수로 나타내 보면 다음과 같다.실험

리포트 | 9페이지 | 1,500원 | 등록일 2020.12.31

다운로드 장바구니
판매자 표지

[전자회로] Pspice 사용법

Pspice 사용방법(결과)실험레포트제출일전공과목학번담당교수이름이 문서는 나눔글꼴로 작성되었습니다. 설치하기1. 원리- AND gate의 기본원리는 모든 input이 1일 때 1 ... 이 출력되고, input 중에 0이 하나라도 있으면 0이 출력된다. 따라서 이번에 PSpice 프로그램을 이용하여 설계한 gate는 AND gate를 사용한 회로로, 4개 ... gate를 사용하여 회로를 설계해보고 각각 input 값을 입력하여 결과 값을 시뮬레이션 해보았더니 좀 더 쉽게 논리회로가 이해되었다.0s일 때 input1과 input2의 AND

리포트 | 3페이지 | 1,000원 | 등록일 2020.11.30

다운로드 장바구니
디지털 논리회로 실험 1주차 기본 논리 게이트 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : 기본 논리 게이트 (AND, OR, NOT Gate)소속: 공과대학 전자전기공학부수업: 수2,3 XXX 교수님 XXX 조교님제출 ... 실험 결과5. 주의 사항6. 참고 문헌1. 실험 목적데이터시트를 보는 법을 익히고 AND, OR, NOT 등 기본 논리게이트에 대해 학습한다.2. 실험 이론논리회로란 전기적 신호인 ... 라 한다. 이번 실험에서는 AND, OR, NOT 등 기본 논리게이트의 동작 특성 및 응용에 대해 알아볼 것이다.(1) AND 게이트기본 논리 회로 중의 하나로서, AND 게이트

리포트 | 8페이지 | 1,500원 | 등록일 2020.09.19 | 수정일 2020.09.24

다운로드 장바구니
[부산대 이학전자 A+] 555 timer 1

1. 실험 목적- 555 timer의 이해- 555 timer를 이용한The 555 Monostable Circuit의 이해- 555 timer를 이용한 Not Gate의 이해2 ... . 실험이론1) 555 Timer555 Timer는 [그림1]의 Circuit을 기반으로 하는 Integrated Circuit으로, V_cc를 Voltage Divider ... 로서 5kΩ 3개로 3분할하여 활용한다. 555Timer는 내부에 Not Gate의 원리와 2개의 비교기 (Comparator)와 RS flip-flop 그리고 방전

리포트 | 15페이지 | 2,000원 | 등록일 2021.03.03 | 수정일 2021.03.13

다운로드 장바구니
충북대 전자회로실험 실험 9 MOSFET 공통 게이트 및 공통 드레인 증폭기 예비

전자 회로 실험 Ⅰ예비 보고서- 실험 9. MOSFET 공통 게이트 및 공통 드레인 증폭기 -교수님조5학과전자공학부학번이름제출일자2021.5.141. 실험 목적(1) 공통 게이트 ... : Common Gate) 증폭기 회로 및 소신호 등가회로를 보여준다. 공통 게이트 증폭기는 입력 단을 소스로, 출력 단을 드레인으로, 공통 단을 게이트로 해서 신호를 증폭한다. 공통 ... (CG: Common Gate) 증폭기는 MOSFET(CD4007)를 이용한 DC 바이어스가 인가된 공통 게이트 증폭기 회로이다.(1) PSpice를 이용하여 의 공통 게이트 증폭기

리포트 | 14페이지 | 2,000원 | 등록일 2022.03.03 | 수정일 2022.03.07

다운로드 장바구니
판매자 표지

광운대 기초전자회로실험(기전실) 예비레포트(논리게이트) (만점 레포트)

. 실험 장비-파워 서플라이–전력을 공급하는 장치로, AC 전원을 DC 전원으로 변환해서 공급한다.-브레드보드–회로를 구성할 때, 납땜이 필요 없이 부품들을 연결 및 구성할 수 있 ... 회로의 진리표는 기본 게이트 중 하나의 진리표와 동일함을 주목하라(이 회로와 관련하여 의미되는 바는 무엇인가?)6) 그림 4-8과 그림 4-9의 회로에 대해 실험순서 5를 반복 ... 하고 표 4-8과 표 4-9를 완성하라[그림5-1] 실험 회로들- 논리 게이트(2)-1) 부록 A에서 7432 quad 2-입력 OR 게이트와 7486 quad 2-입력 XOR

리포트 | 16페이지 | 1,500원 | 등록일 2025.06.22

다운로드 장바구니
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로

1. 실험 목적Exclusive-OR회로를 이용한 비교/연산회로의 구현 및 동작원리를 이해하고, 기본 논리 gates를 이용한 half-adder 및 fill-adder의 구현 ... numbers의 연산 원리에 대해 이해한다.2. 실험 이론● 비교회로 (Comparators)XOR gate(Exclusive-OR)는 입력이 같을 경우 0을, 다를 경우 1을 출력 ... 및 동작원리를 이해하는데, 이 과정에서 ISE를 이용한 symbol library 생성 및 활용 방법을 익힌다. 그리고 연산회로의 동작 및 signed/unsigned

리포트 | 23페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 9차 결과보고서

아날로그 및 디지털 회로 설계 실습결과보고서설계실습 9. 4-bit Adder 회로 설계소속중앙대학교 창의ICT공과대학 전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜 ... 회로는 예비보고서에서 설계한 회로이다. S의 2-level 회로. 의 2-level 회로아래의 은 실제 실험 시 2-input 소자를 통해 시행하여야 하므로 새로 설계한 회로이 ... ,Cin,S,Cout) = (1,1,0,0,1) (A,B,Cin,S,Cout) = (1,1,1,1,1)4-4-2 설계한 전가산기 회로의 구현 (XOR gate)설계실습계획서

리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers

하고 ISE의 simulation 기능에 대해 배운다.2. 실험 이론● Sequential logic circuitCombinational logic circuit ; 조합 논리회로 ... 에서는 gate들의 조합을 통해 구성된 회로로서, 주어진 입력에 대해 바로 출력이 나오고 이전의 출력이 다음 입력에 대한 출력에 영향을 미치지 않는다. 반면에 Sequential ... 이 정해진다.● SR(Set-Reset) latchSR latch는 가장 기본적인 순차 논리회로 소자로서, XOR gate 두 개를 통해 구성되는데, 각 XOR gate의 입력

리포트 | 24페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
판매자 표지

[A+예비보고서] 실습 7. 논리함수와 게이트

하여 실험적으로 이해한다.. 실습 준비물부품스위치: 2개AND gate 74HC08 : 2개OR gate 74HC32 : 1개Inverter 74HC04 : 2개NAND gate 74HC ... 하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계한다.NAND gate와 NOR gate의 회로도는 아래 그림1,2와 같다.XOR gate의 진리표와 논리식은 다음과 같 ... 아날로그 및 디지털 회로 설계 실습-실습 7 예비보고서-논리함수와 게이트학 과 :담당 교수님 :제출일 :조/ 학번 / 이름 :. 실습 목적여러 종류의 게이트의 기능을 측정

리포트 | 7페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
이학전자실험 555 Timer_1

timer를 전반적으로 이해하고 이를 이용한 The 555 Monostable Circuit과 Not Gate 회로를 구성하고 실험을 통해 이론을 이해한다.2)실험 이론555 ... 하며 여러 가지 논리회로의 생성이 가능하다.이번 실험에서는그림 SEQ 그림 \* ARABIC 5 555 timer를 이용한 NOT Gate[그림 5]와 같이 555 timer ... 었다.두번째 측정에서는 Not Gate의 회로를 구성하고 의 값을 9V로 고정시키고 실험을 진행했다. 실험에서 0V에서 9V로 증가하는 구간은 5.5V까지 값을 8.4V로 유지하다, 9

리포트 | 16페이지 | 2,500원 | 등록일 2025.02.24

다운로드 장바구니
판매자 표지

[전자회로실험2]보고서3주차-Digit Logic

[전자회로실험2]Digit Logic[실험목적]디지털 로직 게이트를 기초로 하여 의 동작을 이해한다 MOSFET의 동작을 이해한다.[실험이론]-Logic gate 특징 ... -NOR GATE 실험방법Bread Boarf에 왼쪽에 보이는 것과 같이 회로를 구성한다.V_A와V_B의 전압을 0V(Low), 5V(High)로 바꿔가면서V_OUT전압을 측정 ... =5V, VB=5V일 때-AND GATE 실험결과VAVBVOUT0V0V94.6mV0V5V94.6mV5V0V94.6mV5V5V10VOR gate회로ⅰ) VA=0V, VB=0V일 때ⅱ

리포트 | 8페이지 | 3,000원 | 등록일 2023.12.26

다운로드 장바구니
MOSFET 실험 2-Single Stage Amplifier 1_예비레포트

[1] 실험 목적- Common Source Amplifier와 Common Source Amplifier with  회로의 동작과 두 회로의 차이점을 이해하고 실험을 통해 ... 확인한다.[2] 실험 이론[회로 0-a] [회로 0-b]MOSFET의 전압 전류 특성을 이용하여 증폭기를 구성할 수 있다. [회로 0-a]는 Common Source ... Amplifier이다. MOSFET의 Gate에 small signal input이 들어왔을 때 Gate 전압의 변화에 따라 Drain 전류는  만큼 변화한다. 이 증폭된 전류

리포트 | 5페이지 | 2,000원 | 등록일 2024.03.30

다운로드 장바구니
서울시립대 전전설3 12주차 결과 보고서 MOSFET3

12주차 결과 보고서 : MOSFET 3000 (0000000000)Introduction :본 실험에서는 MOSFET을 이용한 amplifier의 일종인 common-gate ... 의 결과를 비교해보며 동일한 결과가 나오는지 확인해본다.Experiment Setup :그림 1. CG amplifier실험 1의 회로는 그림 1과 같이 구현하였으며, 사용된 소자 ... 다.그림 6. 실험1의 회로그림 6의 회로를 small signal model로 생각해 이론 값을 구해보면 다음과 같은 식이 성립한다.(1)(2)(3)식 (1), (2)를 통해 식

시험자료 | 4페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

다운로드 장바구니
(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (9번실습 예비보고서)

1. 실험 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다. 2. 준비물저항 (330Ω, 1/2W, 5%): 10 개Inverter ... (74HC04): 4 개NAND gate (74HC00): 5 개NOR gate (74HC02): 5 개AND gate (74HC08): 5 개OR gate (74HC32): 5 ... 개XOR gate (74HC86): 2 개LED: 10 개Switch: 10 개오실로스코프: 1 대브레드보드: 1 개파워서플라이: 1 대

리포트 | 5페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
MOSFET 실험 3-Single Stage Amplifier 2_예비레포트

[1] 실험 목적- Common Drain 회로를 구성하여 Gate 단자에 Small Signal Input을 인가하여 Drain 단자의 출력 파형을 이론적 및 실험적으로 이해 ... 한다.[2] 실험 이론Common Drain 회로는 입력 신호가 Gate에 인가되고 Source에서 출력 신호가 나오도록 구성된다. Drain이 접지되어 입력과 출력에 공통 단자 ... 의 역할을 하므로 Common Drain 증폭기라 한다.[그림 1]은 각각 Common Drain 회로와 T-Model로 변환된 회로이다. DC Analysis를 통해

리포트 | 5페이지 | 2,000원 | 등록일 2024.03.30

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험9_결과

를 사용하여 CMOS Inverter 설계 NMOS Bias Circuit 이해 배경이론 실험 이론 Inverter 논리 게이트 ; NOT Gate 0을 받으면 1을 출력하고, 1 ... ) 실험 순서 실험 1 실험 1-1 회로설계 NMOS의 소스에 ground 연결, PMOS의 소스에 Power supply 5V 연결 Power supply의 gate 전압을 0.25 ... V씩 변화시켜가며 값을 정리 전달 함수 그래프 그리기 실험 1-2 함수발생기로 0-5V의 신호를 gate에 인가 오실로스코프를 통해 출력 파형을 측정 실험 1-3 오실로스코프

리포트 | 21페이지 | 2,000원 | 등록일 2025.03.10

다운로드 장바구니
판매자 표지

[중앙대학교 3학년 1학기 전자회로설계실습] 결과보고서4 구매 시 절대 후회 없음(A+자료)

고, 설계, 구현하여 전압의 변화에 따른 전류를 측정하고, 이를 이용하여 소자의 특성을 구한다.Ⅰ. 요약실험 2.1에서는 MOSFET을 사용하여 간단한 회로를 구현 ... voltage를 측정할 수 있었고, Threshold voltage 이상의 gate-source 전압을 가해주었을 때의 MOSFET의 작동 특성을 실험 2.2에서 추가적으로 알아볼 수 있 ... 었다.실험 2.2에서는 gate에 Threshold voltage 이상의 일정한 전압을 걸어준 후 drain에 인가하는 전압의 크기를 변화시켜주며 drain에 흐르는 전류의 변화

리포트 | 7페이지 | 1,000원 | 등록일 2023.08.28

다운로드 장바구니
판매자 표지

전기공학머신러닝 실험 6. 모스펫 응용회로 및 주파수 특성 예비보고서

전기공학머신러닝예비레포트담당교수:학과:학번:이름:목차실험 명2실험 개요2이론 조사2실험 기기4예비보고서4실험 순서5참고 문헌10실험명실험 6. 모스펫 응용회로 및 주파수 특성실험 ... 회로MOSFET는 그림1(a)에 보인 것처럼 gate와 채널 사이에 절연체(SiO2)가 있어 forward bias를 인가할 수 있다. 그림1(b)의 E-MOSFET는 n-채널 중간 ... 증폭율과 (3)의 cutoff frequency들을 이용하여 ideal Bode plot을 그리시오.6. 실험 순서(1) 그림 2(a)의 스위칭 회로를 결선하고 함수발생기의 전압

리포트 | 10페이지 | 1,000원 | 등록일 2025.02.09

다운로드 장바구니

이전10개 1 2 345 6 7 8 9 10 다음10개

파워링크

신청하기