• AI글쓰기 2.1 업데이트
  • 통합검색(519)
  • 리포트(482)
  • 자기소개서(32)
  • 논문(3)
  • 시험자료(2)
판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 441-460 / 519건

  • xilinx를 이용한 플립플롭(Flipflop)과 레지스터(Register)의 설계
    VHDL로 어떻게 구현하는지 알아보고 실습하며 시뮬레이션으로 결과값이 옳은지 확인한다. • 주어진 D 플립플롭을 이용하여 4 bit 레지스터를 설계한다. 설계 조건은 c ... 번 실험부터는 정보를 기억 할 수 있는 순차회로의 설계에 대한 실험이었다. 실험시간 전 VHDL관련 서적을 통해 buffer는 입 출력 신호에 사용할 수 있다는 사실을 숙지하여 앞 ... 되는 것이라면 buffer는 entity에서 선언하는 것이기 때문에 좀 더 코드를 짜는데 효율적이라고 생각을 하였다.5. 토 의그리고 이번 실험으로 사용하지 않은 포트인 Q_b
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,500원 | 등록일 2010.06.24
  • [논리회로]VHDL을 이용하여 구현한 Binary to BCD Converter
    알고리즘과 스테이트 머신을 이용하여 16비트 Binary 코드를 BcD 코드로 변환하는 VHDL 코드가 들어가 있으며 이와 관련된 설명이 포함되어 있다. 현재 16비트로 구현되어 있으나 만약 더 많은 비트의 bcd값을 출력하고자 할 경우 수정이 용이하도록 되어 있다. ... Binary 코드를 종종 BCD 코드로 변환해야할 필요가 있을 경우가 있다.예를 들어 Binary값을 7 segment에 출력을 해야할 경우가 그런 예라고 할 수 있 ... 다.Binary 코드를 BCD 코드로 변환하는데 있어서 가장 기본적인 아이디어는Binary 4비트에서 10이상이면 6을 더해주는 것이다.BInary 코드를 BCD로 코드로 변환함에 있
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 3,000원 | 등록일 2008.05.15 | 수정일 2021.06.28
  • 디지털 공학 설계프로젝트 팀별 최종 발표 PPT
    )3주차 (6/4~10)4~5주차 (6/11~27)진행정도제안서 발표 (기능 구상)디지털 시계 기능 분석기능별 VHDL 구현VHDL 통합 컴파일 / 디버깅FPGA보드 구현진행률0 ... DECODER : 입력에 따라 7-Segment를 작동시킨다.*VHDL Codeentity TOP is port (CLK : in std_logic; SW1 : in std ... 코드의 길이가 길어짐.■ 고찰최초 설계하고자 했던 구조적 표현 방식으로 설계 하지는 못했지만 계획하였던 디지털 시계의 기능을 모두 구현하는데 성공하여 DHL 구술언어 및 디지털
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2010.10.23
  • VHDL을 이용한 비만도 체크 체중계
    , PPT작성.조원김보성알고리즘 작성, 코드 작성, 시뮬레이션, PPT작성.김경태코드 작성, 시뮬레이션, PPT작성, 자료수집.김기정코드 작성, 시뮬레이션, 아이디어 도출, 자료수집 ... 프로젝트 구현 시 중점 사항 및 고려사항 결정- 전체적인 회로도 작성사용언어 조사 및 조원역할 분담- 사용언어. VHDL- 전체적인 회로도 분석, 설계 역할 분담조원 모두 참여 ... 090520~090525VHDL 언어의 사용 방법 습득- VHDL을 이용한 회로 설계 방법에 관한 필요한 사항을 개인별로 조사후 종합 / 사용법 공유프로젝트 설계 시 참고할 수 있는 자료
    Non-Ai HUMAN
    | 리포트 | 29페이지 | 4,000원 | 등록일 2009.07.05
  • 멀티플랙서 비교기 설계
    1장. 설계(실험) 배경 및 목표VHDL 을 이용한 멀티플렉서 설계 - 2x1 mux 또는 4x1 mux를 사용하여 8x1 mux를 구성한다. - 시뮬레이션 방법 : Test ... ( 2 downto 0 ); o : out std_logic ); end entity mux8;4장. 설계(실험) 결과먼저 2x1 MUX를 구현한다.  코드의 사용은 이론에서 설명 ... 을 사용한다.  코드의 자세한 내용은 이론에서 설명1. 멀티플렉서(MUX : multiplexer)4장. 설계(실험) 결과1. 멀티플렉서(MUX : multiplexer)
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 2,000원 | 등록일 2010.09.09
  • xilinx를 이용한 ROM, RAM설계
    edge에서 동작하고 동기 enable기능을 갖는 3X8 ROM을 VHDL로 설계한다(ROM table은 임의로 작성). • Clock의 rising edge에서 동작하고 동기 ... enable, write enable기능을 갖고 4-bit Read/write address와 4-bit 입출력을 가지는 RAM을 VHDL로 설계한다. • 설계한 RAM과 ROM ... 을 설계하였다. 8-bit data를 가지는 ROM의 설계는 Hand-out에 제시된 ROM의 코드를 데이터의 크기와 address의 값을 바꿈으로서 쉽게 설계할 수 있었다. RAM
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,500원 | 등록일 2010.06.24
  • 디지털 시계 설계 보고서
    _code.sEXPORT EntryAREA |Code|,CODE,READONLYEntryb Startb Unexpectedb Unexpectedb Unexpectedb ... SoC 설계(디지털 시계)목차1. 서론2. 설계 목표3. 시계 구조4. 검증5. 고찰6. 참고문헌7. 소스 코드1. 서론임베디드 시스템은 SoC 시스템은 목적에 특화된 제작 ... 되는 RISC시스템인 ARM9 Core가 사용된 Altera社의 Excaliber를 이용하는 디지털 시계를 직접 구현해 보았다.2. 설계목표Verilog HDL를 이용한 시계코드
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2012.05.29
  • [공학기술]디지털 시스템 설계 3장 연습문제(일부)
    behavioral VHDL code for the Boolean functions in Problem P3.4(c) F(w, x, y, z) = ∑(2, 6, 10, 11, 14 ... , 15)(f) F(w, x, y, z) = ∏(2, 6, 10, 11, 14, 15)P3.37 write the behavioral VHDL code for converting
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 3,000원 | 등록일 2007.06.11
  • VHDL로 작성한 계산기의 소스 파일 입니다.
    -vhdl의 경우 c 와는 달리 다른 사람의 코드를 보고 이해하는 것이 쉽지 않습니다.저 또한 작성한지 좀 된 코드라 생각이 가물가물할수도 있구요.아무튼 구매하신분이 잘 이해가 안 ... -답변.1.alu의 로직셀이 많다고 나온다. 이 코드는 시뮬레이션을 위해서 작성된 vhdl 코드 입니다. alu 모듈을 보시면 for문을 사용해서 곱셈과 나눗셈을 한 사이클 ... 않습니다.2. 그래픽 에디터로 컴파일한 소스... 저는 그래픽 에디터가 무엇인지 잘 모르겠습니다. 제 추측이 맞다면 아마도 현재 vhdl 코드를 기반으로해서 심볼을 생성하고 그
    Non-Ai HUMAN
    | 리포트 | 30페이지 | 15,000원 | 등록일 2008.03.30 | 수정일 2024.10.01
  • VHDL을 사용한 시계
    :Start..INDEX1. 프로젝트를 시작하며1이번 프로젝트는 VHDL기반 하에 카운터를 이용한 디지털시계를 만드는 것이다.VHDL이라는 것을 처음 접해 보기 때문에 관련된 지식 ... 는 방법이나 진행하는 방법 그리고 과정,또한 VHDL이라는 새로운 것을 익힐 수 있는 매우 좋은 기회라 생각된다.또한, 이 프로젝트를 통해 수업시간에 다루고 있는 카운터에 대해 한발 ... 의 코드를 쓰는 것을 의미한다.테스트는 보통 일종의 시뮬레이션을 통해 이루어진다. 이를 보고 설계자는 실제 회로에서 일어날 수 있는 상황에 대한 시나리오를 만들어야 하고, 입력에 대한
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,000원 | 등록일 2008.12.31
  • 4-bit 전가산기(Full Adder)설계와 2의 보수를 이용한 감산기 설계
    과 Dataflow Description으로 코드를 짜왔지만 이번에는 Structure Description으로 설계한다. Component문을 사용하여 부품을 개체화하는 방식을 알아본다. 2 ... . VHDL를 이용하여 지난 주에 실습한 전가산기(Full-Adder)를 토대로 4bit 전가산기와 2의 보수를 이용한 감산기를 설계하고 결과값 중 5쌍을 시뮬레이션하여 그 결과 ... +50101-5110110111010+60110-6111010101001+70111-7111110011000-8-1000-3. 설계 내용 및 방법FullAdder_4 코드(4bit 전가산
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,500원 | 등록일 2010.06.24
  • 특정 조건에 맞는 순서논리회로를 설계하고 이 설계한 회로를 VHDL로 표현하라.
    해 보고 설계하여 보시오. • 조건 : 외부입력 1개 이상, 상태 수 5개 이상, 출력 1개 이상 • 설계한 회로를 바탕으로 이를 VHDL로 표현하시오. • 설계한 VHDL 코드 ... 은 입력을 입력해 주었다. 앞의 결과와 같은 파형을 출력하는 것을 확인 가능하다.결 론(Conclusion)• 이번 과제는 지난 과제6에서 설계한 회로를 VHDL로 직접 구현해 보
    Non-Ai HUMAN
    | 리포트 | 36페이지 | 8,000원 | 등록일 2010.06.24
  • lg전자SW최종지원서
    게 되었습니다. 또한 임베디드 시스템의 전문성도 키울 수 있게 되었습니다.본인의 가장 큰 실패 경험에 대하여'Top Secret'3학년 당시 설계 프로젝트는 VHDL을 이용 ... 간 피나는 노력을 한 결과, 저희 팀은 Spartan Board에 디지털 시계의 시간, 날짜, 초시계가 동작하도록 하는 알고리즘 코드를 완성할 수 있었습니다. 하지만, 5개의 팀 중 ... 질 못했던 것입니다.그 방법은 교수님께서 LCD 출력 참고파일로 주신 소스코드를 약간 수정하는 것이었는데, 착시 현상을 이용해야 하는 방법을 그 누구도 알아내지 못했습니다. 다른 팀
    Non-Ai HUMAN
    | 자기소개서 | 5페이지 | 3,000원 | 등록일 2011.04.04
  • VHDL. 기본 논리게이트 설계하기
    , behavioral은 process문을 사용하기 위해 필요하다. architecture 의 begin 다음부터 사용자가 입력해야 한다. 출력 c_and 에는 a and b 연산을 수행하여 신호 대 입 해야 한다. 이를 VHDL 코드로 표현 하면 c_and ... 고 사용할 수 있어야 한다.3. Implementation1) VHDL가) 주어진 조건에 따라 2. 1) 다)까지 VHDL Module을 수행한다. 회로 전체가 entity이고
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2007.07.18
  • datapath
    이 load되어 출력되어 진다.위의 control word의 시뮬레이션을 위해 VHDL코딩을 해보자!!VHDL coding위의 그림의 순서대로 설계해 본다.우선 mux를 만들어 보
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,000원 | 등록일 2006.11.28
  • [asic] vhdl을 이용한 counter 설계
    으로 reset되는 0에서 31까지 세는 counter가 될 것이다.2. VHDL code와 파형*up-counter*down-counter3. 검토-propagation ... 은 클럭으로 동기화 되어있고 출력단에는 W, X, Y, Z가 있다.위의 couter는 4bit BCD up-counter를 나타낸 것이다.하지만 실제 실험은 BCD code가 아닌 ... delay 측정 : 위와 같이 확대 하여 나타내었다. propagation dealy는 0.004us였다. 즉 클럭이 발생한 후 0.004us 후에 출력에 변화가 생겼다.-code 분석
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2004.05.03
  • 디지털 시스템 설계 10장, 11장 연습문제(일부)
    1Q0Q3Q2000111100000000100101111X0100100OE=Q3Q2Q1'+Q3Q1'Q0+'Q2Q1Q0P10.19 Write VHDL code for the ... 110110s211011s311111P10.20 Write VHDL code for the control units for Problem P10.10. Simulate and test ... ×480bit……dataP11.13 Write the VHDL code for Problems P11.1 using the FSMD model.P11.1 Manually c
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 4,000원 | 등록일 2007.06.11
  • 만도자기소개서
    었습니다.2.프로젝트 경험VHDL기반의 디지털 시계, C++기반의 매장관리 프로그램, 코드 비젼기반의 임베디드 시스템인 자동 제어 블라인드 등의 프로젝트에서 팀장으로 활동하며 협동심
    Non-Ai HUMAN
    | 자기소개서 | 2페이지 | 3,000원 | 등록일 2011.04.04
  • Quartus 툴을 이용하여 Simple_CPU를 verilog로 구현
    _ac, ld_pc, inc_pc, clr_pc, pass_add, alu_on_dbus;wire [1:0] op_code;CONTROLLER cu( reset, clk, op_c ... , adr_bus, op_code, data_bus );endmodule/*윗 부분은 CPU 모듈 선언부분으로서 내부에 datapath와 controller를 선언해준 것이 특징이 ... 다. 2비트의 op code를 wire로 선언을 해주어 총 4개의 명령이 가능토록 설계가 되었다.*/`define Reset 2'b00`define Fetch 2'b01`define
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 9,000원 | 등록일 2007.12.09
  • VHDL The Usage of Xilinx ISE on Spartan-3(자일링스 초기 사용법 입니다.)
    의 생성과 관리 그리고 시뮬레이션과 에뮬레이션을 통하여 실습의 전체적인 흐름을 파악하도록 한다. 즉 VHDL 코드를 편집하고, 저장, 가져오기 등 HDL editor에 관한 것과 설계 ... 에서는 Xilinx ISE 9.2i 프로그램과 Spartan-3 board의 사용방법을 몸에 익히는 데에 목적이 있다. 우리는 VHDL을 이용한 디지털 회로 설계를 관리하는 project ... 된 코드의 기능적인(functional) 관점을 시뮬레이션하기 위한 Synthesis와 실제 시간적인(timing) 관점 시뮬레이션 및 구현을 위한 Implementation 과정
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2008.09.28
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 01월 08일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
3:39 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감