Lab#04 Combinational Logic Design 1

목차

1. Introduction
가. Purpose of this lab
나. Essential backgrounds

2. Materials & Methods
가. Materials
나. Methods
다. Precaution

3. Supposed Data
가. Prelab1. Half adder
나. Prelab2. Full adder
다. Prelab3. 4bit adder
라. Prelab4. Full subtractor
마. Prelab5. 4bit subtractor

4. Result of the lab
가. Inlab1. Full subtractor
나. Inlab2. 4bit subtractor
다. Inlab3. Comparator
다. Inlab4. 4bit Comparator

5. Disscussion
가. 실험 결과 해석
나. 개선점

6. Conclusion

7. Referrence

본문내용

1. Introduction
가. Purpose of this lab

Verilog HDL을 통하여 Combinational Logic Circuit을 설계한다.

나. Essential Backgrounds
1) Combinational Circuit의 정의
조합회로는 어떤 시점에 대해서도 출력값이 그 시점의 입력값으로 정해지는 논리 회로를 의미하는데, 조합 논리는 컴퓨터 회로에서 쓰일 때 불 대수로 입력 신호나 저장된 데이터를 받게 된다. 실제 컴퓨터 회로에서는 일반적으로 조합 논리와 순차 논리가 함께 쓰인다. 예를 들어 산술 논리 연산 장치(ALU)의 경우 수학적인 계산은 조합 논리로 구성하고 처리 순서를 조절하는 데는 순차 논리를 쓰는 식이다.

2) Half Adder
반가산기는 Input A, B를 더해서 합인 Sum와 올림수 Carry를 구하는 논리회로이다. 반가산기 진리표A

참고 자료

전전컴실험II - Lab#04 Combinational Logic Design 1@ Arithmetic Logic and Comparator
Data sheet(SPartan-3 FPGA Family Data Sheet) (www.xlinx.com)
위키피디아(https://ko.wikipedia.org/)
Logic and Computer design Fundamentals(4th edition)/M. Morris Mano, Charles R. Kime/ Pearson
Digital Design with an introductionto the verilog HDL(5th edition)/M. Morris Mano, Charels R. Kime/ Pearson