"VHDL설계및실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털회로설계 vhdl verilog 결과보고서 HDL 및 실습 디시설 성결대 논리회로 12진 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL설계및실습" 검색결과 121-140 / 150건

멀티플렉서(MUX)와 비교기(Comparator)설계

7주차 과제멀티플렉서(MUX)와 비교기(Comparator)설계1. 설계 배경 및 목표이번 7주차 실습은 멀티플렉서(Multiplexer)와 비교기(Comparator)를 설계 ... 비교기 구성1-bit 비교기 진리표4-bit 비교기의 진리표3. 설계 내용 및 방법entity 선언 (입력이 I1, I2, s, 출력이 Iout)Behavioral 방식 ... 하는 것이다.(1) component로 불러올 2x1 MUX 설계3. 설계 내용 및 방법entity 선언(입력이 i와 s, 출력이 o)component문을 사용하여 앞서 설계한 2x1

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
VHDL The Usage of Xilinx ISE on Spartan-3(자일링스 사용법 Post lab)

는 데에 목적이 있다. 우리는 VHDL을 이용한 디지털 회로 설계를 관리하는 project의 생성과 관리 그리고 시뮬레이션과 에뮬레이션을 통하여 실습의 전체적인 흐름을 파악 ... 을 것이다. 또한 사전강의에서 배운 과정 하나하나를 빼놓지 않도록 실험하는 동안 주의를 기울여 실험을 하여야 하겠다.# 참고문헌- ISE를 이용한 VHDL 및 FPGA 실습 ... 하도록 한다. 즉 VHDL 코드를 편집하고, 저장, 가져오기 등 HDL editor에 관한 것과 설계된 코드의 기능적인(functional) 관점을 시뮬레이션 하기위한 Synthesis

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
RS와D플립플롭실험(예비)

한다. 0으로 유지된던 신호가 1의 신호가 짧게 나온다면 이를 펄스라고 한다.(2) Source : 트리거 신호를 얻는 채널을 설정한다.-참고문헌 : , 정보통신실습교재? 실험 설계 및 ... 하다.- 참고문헌 : VHDL을 이용한 디지털 논리회로 설계(William Kleitz)오실로스코프로는 관측하는 신호가 시간에 대하여 어떻게 변화하는가를 조사하는 것이 주목적인데 ... 평가방법(공통)- 예비 및 결과보고서: 50%- 기말고사: 30%- 출석 및 태도: 20%※ 중간고사는 시행하지 않음.※ 태도 점수는 20점 만점으로 평가하며, 이 점수에서 출석

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2012.10.11 | 수정일 2013.11.18

다운로드 장바구니
FPGA를 이용한 신호등구현

동작과 응용 설계에 대한 실습과 VHDL(VHSIC Hardware Description Language)언어를 통한 Cording 실습 그리고 Test board를 통한 구현 ... declaration) 및 하나의 entity에 따른 여러 개의 architecture body표현 등을 지원한다.3. 회로설계구조? 디지털시스템을 표현하는 VHDL에서 가장 기본적인 ... 은 면적의 실리콘 상에 설계가 가능하므로 대량 생산될 경우 칩당 단가가 가장 낮지만. 긴 개발시간, 높은 오류 가능성 및 높은 개발비용 때문에 다른 종류의 ASIC으로 대체되어 시장

Non-Ai HUMAN
| 리포트 | 52페이지 | 1,500원 | 등록일 2007.08.08

다운로드 장바구니
VHDL-Pre lab - Mux and DeMUX

로 으로 이를 이용해 VHDL code 작성 및 Simulation을 구현해 보도록하자.3. Design a 2x1 MUX- describe its input output sign ... signals- describe its functional behaviors- write VHDL codes- make a input/output pin assignment ... the TTL databook- describe its input output signals- describe its functional behaviors- write VHDL c

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
VHDL-Pre lab - Counters

coding이 맞는지 확인해 봐야 한다.ISE를 이용한 VHDL 및 FPGA 실습 , 홍릉과학출판사, 김재철 ... functional behaviors-write VHDL codes-make an input/output pin assignment-write the test bench for the ... its functional behaviors-write VHDL codes-make an input/output pin assignment- write the test bench

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
4-bit 전가산기(Full Adder)설계와 2의 보수를 이용한 감산기 설계

. VHDL를 이용하여 지난 주에 실습한 전가산기(Full-Adder)를 토대로 4bit 전가산기와 2의 보수를 이용한 감산기를 설계하고 결과값 중 5쌍을 시뮬레이션하여 그 결과 ... 았지만, 파일 연동 및 component의 이용에 익숙하지 않아 어려움이 있었다. 여태까지의 실습은 dataflow(자료흐름적)와 behavioral(동작적 접근)만을 이용하여 설계를 하 ... 5주차 과제4 bit 전가산기(Full-Adder)와 2의 보수를 이용한 감산기 설계1. 설계 배경 및 목표1. 지금까지는 Behavioral Description

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
VHDL코드를 이용한 spartan-3 보드구현(spartan 보드 사용법)

을 맞추고, Xilinx ISE 9.2i프로그램을 사용하여 VHDL을 이용한 디지털 회로 설계를 관리하는 project의 생성과 관리 그리고 시뮬레이션과 에뮬레이션을 통하여 실습 ... 의 전체적인 흐름을 파악하도록 한다. 즉, VHDL코드를 편집하고, 저장, 가져오기 등 HDL editor에 관한 것과 설계된 코드의 기능적인 관점을 시뮬레이션 하기위한 ... 도구personal computer, Xilinx ISE 9.2i program, Spartan-3 Board, JTAG cables이론 및 프리랩VHDL 소개1. (V)HDL이란

Non-Ai HUMAN
| 리포트 | 29페이지 | 3,000원 | 등록일 2008.06.01

다운로드 장바구니
2011년도 건국대 입학사정관제 편입학 1차합격 자소서

꼼꼼한 성격 덕에 설계기초과목인 디지털 논리회로, VHDL과목에 자신감이 생겼고 SoC 및 ASIC 설계분야의 끝없는 발전가능성을 보고 칩 설계 엔지니어로의 진로방향을 결정 ... 평점 4.0대를 기록하며 성적우수 장학금을 놓치지 않았습니다. 특히 VHDL과목에서 'DE2보드를 연계한 VGA control logic 설계' 프로젝트 중 디자인플로우 과정 ... 프로그래밍, 솔더링 능력을 더욱더 향상시키기 위해 전공수업 외 꾸준히 학습하고 실습할 계획이며 3학년 동안 응용논리회로설계와 어셈블리언어 수강으로 기초를 더욱 탄탄히 다진 후

Non-Ai HUMAN
| 자기소개서 | 1페이지 | 3,000원 | 등록일 2011.02.10

다운로드 장바구니
[공학기술]VHDL 연산자와 순차처리문

VHDL 연산자와 순차처리문연산자순차처리문Process문If문차 례3.2.4 연산자(Operator) - 연산자의 종류와 우선순위 3.3 순차처리문 실습 3.3.1 process ... )VHDL 설계연산자순차처리문Process문If문차 례3.2.4 연산자(Operator)시뮬레이션(Simulation)검 토사칙연산을 수행하기 위해선 user ieee.std_logic ... 례과 제 signal의 type 정수형(integer)로 하여 4bit의 가, 감산기를 설계하라.3.2.4 연산자(Operator)VHDL 설계연산자순차처리문Process문If문

Non-Ai HUMAN
| 리포트 | 15페이지 | 3,000원 | 등록일 2007.08.03

다운로드 장바구니
VHDL코드를 이용한 spartan-3 보드 구현(spartan 보드 사용법)

시뮬레이션과 에뮬레이션을 통하여 실습의 전체적인 흐름을 파악하도록 한다. 즉, VHDL코드를 편집하고, 저장, 가져오기 등 HDL editor에 관한 것과 설계된 코드의 기능적인 관점 ... 에 대한 능력을 기르는 것에 초점을 맞추고, Xilinx ISE 9.2i프로그램을 사용하여 VHDL을 이용한 디지털 회로 설계를 관리하는 project의 생성과 관리 그리고 ... 전자전기컴퓨터설계실험ⅢThe Usage of Xilinx ISE on Spartan-3목 차 HYPERLINK \l "실험목적" 실험 목적 HYPERLINK \l "실험도구

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2008.06.01

다운로드 장바구니
[임베디드]VHDL 기본 실습-표현방식, 객체, 연산자

기본적인 개념 이해1.3 실습을 위한 준비① Altera사의 VHDL 개발 SW : MAX-Plus II의 다운로드 및 설치② 교재 : 디지털 시스템 설계를 위한 VHDL 기본 ... , 연산자)작성자 : 조 학번 : 2000154002 이름 : 강동우1.1 실습 목적① VHDL의 기초 문법들을 배우고, VHDL을 이용한 디지털 논리회로의 기본적인 설계방식 ... 과 활용1.4 실 습 내 용실습 1.4.1 : VHDL을 이용한 2입력 or 게이트 설계① 2입력 OR 게이트의 entity 이름과 architecture 이름을 각각 or2와 s

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2006.03.30

다운로드 장바구니
[임베디드]VHDL 기본 실습-순차처리문, 병행처리문, 구조적 표현

VHDL 개발 SW : MAX-Plus II의 다운로드 및 설치③ 교재 : 디지털 시스템 설계를 위한 VHDL 기본과 활용2.4 VHDL 실습실습 2.4.1 : or, nand ... 하고 시뮬레이션 하여라.LATCH 블록도실습 2.4.2VHDL 프로그램실습 2.4.2시뮬레이션실습 2.5.3 : case문을 이용한 MUX 회로 설계① 아래의 회로는 등가 표현 ... 실습 2 : VHDL 기본 실습 II(순차처리문, 병행처리문, 구조적 표현)■ 실습결과보고서실습일자 : 2006 년 3 월 15 일 수 요일실습제목 : VHDL 기본실습 II

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2006.03.30

다운로드 장바구니
논리회로 설계실험 shift register

Shift register 설계1. Introduction1)Flip-Flop에 대해 이해한다.2)VHDL 언어를 통해 shift register를 설계 할 수 있다.3)s ... hift register들은 비동기 reset 및 동기 enable 로 작동하도록 구현할 것? mode port를 통해 shifter의 종류를 선택? direction port ... 를 통해 shift를 왼쪽으로 할 것인가 오른쪽으로 할 것인가를 결정실습 시에 entity는 다음을 따를 것entity shifter isPort ( clk, reset, enable

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2009.07.10

다운로드 장바구니
[대구기능대학][대구기능대학 연혁][대구기능대학 학교조직][대구기능대학 학과소개][대구기능대학 견학 후기]대구기능대학의 연혁, 대구기능대학의 학교조직, 대구기능대학의 학과소개, 대구기능대학의 견학 후기

, 프로그래밍언어실습, 정보통신실습, 전자회로시뮬레이션, 디지털 논리회로설계실습(FPGA), VHDL)의 교과목을 가르치며 전자부품 및 제품 제조분야(컴퓨터, 영상기기, 음향기기 등), 산업 ... 의 실습교과를 가르친다. 진로방향은 금형관련업체의 금형설계 및 제작분야(자동차, 항공기, 전기, 전자, 반도체 등의 생산업체), 금형설계업체의 금형설계분야(프레스 및 사출금형의 설계 ... 응용설계실험, 마이크로프로세서실험, 전력전자실습, 프로그래밍실습, 제어회로실습, 공정제어실습 등의 이론과 실습과목을 가르치며 산업용 및 가정용 전기기기 관련업체, 첨단산업 분양

Non-Ai HUMAN
| 리포트 | 6페이지 | 5,000원 | 등록일 2009.03.10

다운로드 장바구니
VHDL The Usage of Xilinx ISE on Spartan-3(자일링스 초기 사용법 입니다.)

의 생성과 관리 그리고 시뮬레이션과 에뮬레이션을 통하여 실습의 전체적인 흐름을 파악하도록 한다. 즉 VHDL 코드를 편집하고, 저장, 가져오기 등 HDL editor에 관한 것과 설계 ... 에서는 Xilinx ISE 9.2i 프로그램과 Spartan-3 board의 사용방법을 몸에 익히는 데에 목적이 있다. 우리는 VHDL을 이용한 디지털 회로 설계를 관리하는 project ... 전자전기컴퓨터설계실험IIIPRELAB REPORT[The Usage of Xilinx ISE on Spartan-3]학 과담당교수조학 번이 름제 출 일목 차 HYPERLINK

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
VHDL M bit 가산기와 비교기(post lab 입니다) vhdl code

다고 생각한다.# 참고문헌김재철, ISE를 이용한 VHDL 및 FPGA 실습, Xilinx ISE 6.3i 시리즈 활용, EDA-Lab 3000 시리즈 활용, 개정판, 홍릉과학출판사, 2005년. ... (adder)와 비교기(comparator)의 동작을 이해하고 설계하는 것이다. 또한 M bits 가산기와 비교기의 VHDL Code에 대한 실제 동작을 관찰하도록 한다.2 ... 이 되었다.3. 토론 및 분석 (Discussions and Analysis)이번 실험은 Adder와 Comparator를 설계하는 것이었다. 결과는 만족스러울 만큼 정확한 값을 보였

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
엘레베이터 제어기 vhdl로 구현 단일 엘리베이터

1. 실습주제-계절학기동안 배운 논리회로를 기반으로 HDL언어를 사용하여 우리 주변에 쓰이는 단일엘리베어터 제어기를 설계해본다. 기존 엘리베이터 제어기에없는장애물감지, 정원초과 ... 기 구현 머그까이꺼 쯤, 게다가 평소에 VHDL에 관심이 있어서 조금씩끄적거리고 있었던 터라 만만 하게 보고 준비를 별로 하지 않고 제출 날짜가 임박해서야 term 설계를 시작 했 ... .엘리베이터 운행에 영향을 끼치는 변수들 조사 .1.정원초과2.문이 닫힐때 : 장애물발견3.화재 발생 및 지진발생(** 그 외에도 많으나 제가 구현할 수 있는 부분만을 적었습니다.)3

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,500원 | 등록일 2008.02.26

다운로드 장바구니
VHDL를 이용한 LCD 설계

과 목 : 논리회로설계실험과 제 명 : LCD담당교수 : 김 종 태학 과 : 전자전기공학학 년 : 3 학 년학 번 :이 름 :제 출 일 : 08. 05. 28 ... IntroductionLCD을 동작하기 위해 ISE를 통해 구조를 파악하여 설계한다.- KIT동작을 위해 최소한 6개 이상의 process문을 이용하여 설계한다.- FPGA_CLK, FPGA_RSTB ... 의 변화에 따른 동작 제어의 변화를 고려하여 설계한다.- 평소보다 많은 내부 signal을 사용해야 되므로 정확한 명칭으로 헷갈리지 않게 한다.- KIT의 LCD에 조원의 학번

Non-Ai HUMAN
| 리포트 | 16페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
Ping-pong(핑퐁) Machine 설계코드및 분석

내용을 포괄적으로 이해해야 한다고 생각한다.이러한 VHDL 설계를 바탕으로 올바른 pin mapping을 통해 실제 키트내에서 주어진 조건을 만족하는 Lamp Ping-pong ... 사람의 점수 즉, 두 개의 digit 만을 이용하였다.이와 같이 VHDL module source coding을 완성하였고, synthesize를 통하여 오류의 검출 및 수정을 하 ... 1. Introduction주어진 조건을 만족하는 Lamp Ping-pong Machine을 VHDL로 구현해보고, 올바른 simulation 결과를 얻는 것이 이번

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2007.11.16

다운로드 장바구니

이전10개 1 2 3 4 5 678 다음10개

파워링크

신청하기