"verilog 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 결과보고서 FPGA 디지털 논리 verilog 신호등 디지털논리설계 시스템 설계서 디지털시스템실험 memory controller

EasyAI “verilog 결과보고서” 관련 자료

+22장 결과보고서_Verilog HD..등록일 2025.06.07 | 총 3,351자 | 7페이지 | 3,000원
+Verilog UpDown Game ..등록일 2020.04.23 | 총 1,259자 | 8페이지 | 1,500원

외 72건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog 결과보고서" 검색결과 1-20 / 158건

판매자 표지

22장 결과보고서_Verilog HDL을 활용한 순차논리회로의 구현

다.22장 VerilogHDL을 활용한 순차논리회로의 구현 실험 보고서실 험 일학 과학 번성 명플립플롭 동작과 제어입력 실습a) 그림 22.2와 그림 22.3의 VerilogHDL ... , 컴파일 및 시뮬레이션 절차는20장의 내용을 참고하시오asynchronous preset 코드testbench 코드asynchronous preset 웨이브폼b) 1-a)의 결과 ... Clear 기능을 가지도록 프로그램을 수정하고 같은 2-b)에서 사용한테스트벤치 코드를 사용해서 시뮬레이션 한 후 결과를 비동기 제어 입력의 경우와 비교해보시오.synchronous

리포트 | 7페이지 | 3,000원 | 등록일 2025.06.07

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초디지털실험 2주차 결과보고서 Basic of Verilog (2)

된 opcode 값에 따라 A와 B 값을 연산하여 8-bit의 결과값을 출력하는 모듈이다. 이러한 모듈이 정상적으로 작동하는지 확인하기 위해 우리는 testbench를 활용할 수 있

리포트 | 16페이지 | 1,000원 | 등록일 2025.02.19 | 수정일 2025.02.26

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 1 실험결과보고서

Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 AND gate를 설계한 후 led동작을 확인해본다.Chapter 2. 관련 이론ü Verilog

리포트 | 4페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 3 실험결과보고서

Chapter 1. 실험 목적Verilog HDL을 통해 FPGA의 7 segment를 이용하여 Timer를 설계해본다.Chapter 2. 관련 이론ü Verilog HDL

리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서

Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 Full adder와 D 플립플롭을 설계해본다.Chapter 2. 관련 이론ü Verilog HDL

리포트 | 6페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
16bit 가산기 / 16bit adder / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

1. 설계방법 설계한 16-bit adder는 add16을 root module로 하고, 4개의 sub-module인 add4로 구성되어 있다. 각 add4 module은 2개의 sub-module인 add2로 구성되어 있고, 각 add2는 2개의 sub-module인..

리포트 | 3페이지 | 2,000원 | 등록일 2020.10.17

다운로드 장바구니
자판기 베릴로그코드 테스트벤치(testbench) 포함 / Vending machine / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

가격이 1000원 및 1500원인 콜라를 판매하는 자판기를 각각 Verilog code로 구현하였습니다.코드파일(.v)과 머신에 대한 설명 및 시뮬레이션 결과에 대한 파일

리포트 | 3페이지 | 2,500원 | 등록일 2020.10.17 | 수정일 2020.10.22

다운로드 장바구니
Verilog UpDown Game 프로젝트 결과 보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 프로젝트 결과보고서디지털 시스템 설계 및 실험 2019 전기전자공학부이름 :학번 :제목UP&DOWN

리포트 | 8페이지 | 1,500원 | 등록일 2020.04.23

다운로드 장바구니
[기초전자회로실험2] "Verilog Basic, FPGA / Shift register - FPGA" 결과보고서

을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목① Verilog ... Basic, FPGA② Shift register - FPGA2. 실험결과 및 사진FPGA에 Verilog로 입력한 Shift register Counter를 programing 한 이 ... register Counter를 HDL로 표현하고 simulation의 결과 값을 확인한 이 후 FPGA에 programing 하여 결과 값을 확인하였다.Verilog에서 Shift

리포트 | 3페이지 | 1,000원 | 등록일 2019.03.25 | 수정일 2019.04.01

다운로드 장바구니
디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 결과보고서

디지털 시스템 설계 및 실험 결과 보고서작성자:실험조:실험일:실험제목: FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표: FPGA ... 와 Verilog가 무엇인지 이해한다.Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.module LAB01_INTRODUCTION(inp1, inp2, inp3 ... 의 AND 연산결과를 t1에 inp3와 inp4의 AND 연산결과를 t2에 각각 저장한다.t1과 t2의 NOR 연산결과를 result에 저장한다.결과적으로 이 코드는 inp1, inp2

리포트 | 3페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
[디지털시스템실험(Verilog)] Verilog 기본 실습 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서디지털 시스템 설계 및 실험 KEEE209-09 전기전자전파 공학부학부 : 학번 ... 시뮬레이터인 ModelSim의 사용 방법을 익힌다.③ Full adder를 Verilog로 구현하고 모듈화하여, 32-bit adder를 시뮬레이션해본다.실험결과실험 ① 1-bit ... / 이름 :실험조 : 실험일 :실험제목Verilog실험목표① Verilog 언어의 개념을 이해하고 코딩을 위한 기본 문법을 익힌다.② 코딩한 Verilog의 시뮬레이션을 위해 HDL

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험 ... 1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA ... 제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① 1-bit Full Adder와 Half Adder의 심볼

리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서

검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목 ... display를 Verilog HDL을 이용하여 설계하고, FPGA를 통하여 검증하는 방법을 익힌다3. 실험 결과4. 고찰Seven-segment display의 원리에 대해 배우 ... 1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한

리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
A+ 디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 <디지털 시스템 실험 2주차 결과보고서>

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목FPGA ... 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작 ... 을 FPGA를 통해 검증한다.실험결과1) MODULE 1의 예제구현하게 될 논리 회로이다. 베릴로그 코드Model Sim을 통해 시뮬레이션 하기위한 TB 코드토의2주차 실험은 간단한 논리

리포트 | 3페이지 | 1,500원 | 등록일 2017.01.01 | 수정일 2017.01.04

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

, XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 및 ... 1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험결과NAND2 (0,0)NAND

리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
[디지털시스템실험(Verilog)] Memory Controller 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Memory Controller실험목표① PICO Processor의 Memory Controller를 구현한다.실험결과① Memory Controller의 시뮬레이션 결과Memory ... Controller의 시뮬레이션 결과는 다음과 같다.Wave form은 위와 같다.오른쪽에는 시뮬레이션 결과의 Transcript창을 나타내었다. Dump 파일을 이용한 테스트

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] TTL 기본 실습 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번/이름 :실험조 : 실험일 :실험제목TTL 기본 실습실험목표 ... full adder를 설계해본다.실험결과실험 ①NOT게이트 구성Yellow Pulse : InputBlue Pulse : OutputInput과 Output값의 파형이 완벽하게 대칭 ... 되지는 않았으나, 그 값이 대체적으로 반대 방향의 파형으로 보이는NOT게이트의 일반적인 결과값이 도출되었다.실험 ②1-bit full adder 설계왼쪽 사진과 같이 7408 칩 1

리포트 | 3페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Execution Combination Top 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Execution Combination Top실험목표① PICO Processor의 Execution Combination Top을 구현한다.실험결과① Execution ... Combination Top의 시뮬레이션 결과Execution Combination Top의 시뮬레이션 결과는 다음과 같다.메뉴얼에 의하면 1,124,560ns에서 시뮬레이션이 중지되어야 하나

리포트 | 4페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] 32×32 Binary Multiplier 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목32×32 Binary ... 하여 Signed Multiplier를 구현한다.실험결과① 32×32 Unsigned Binary Multiplier의 시뮬레이션 결과63×77 = 4851 이다.설계된 unsigned ... multiplier가 곱셈 연산을정확히 수행하고 있음을 알 수 있다.② 32×32 Signed Binary Multiplier의 시뮬레이션 결과63×77 = 4851, 77×(-63

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] PICO Processor - Decoder 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Decoder실험목표① PICO Processor의 Decoder를 구현한다.실험결과① Decoder의 시뮬레이션 결과Decoder의 시뮬레이션 결과는 다음과 같다.Wave form ... 은 위와 같다.오른쪽에는 시뮬레이션 결과의 Transcript창을 나타내었다. Dump 파일을 이용한 테스트벤치 파일로 시뮬레이션 하였으며, 아무런 오류가 검출되지 않았다.이

리포트 | 4페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니

이전10개12 3 4 5 6 7 8 다음10개

파워링크

신청하기