• AI글쓰기 2.1 업데이트
  • 통합검색(150)
  • 리포트(129)
  • 자기소개서(19)
  • 시험자료(1)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털회로설계 vhdl verilog 결과보고서 HDL 및 실습 디시설 성결대 논리회로 12진 카운터
판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL설계및실습" 검색결과 61-80 / 150건

  • 자료 표지
    디시설 - 7-세그먼트 디코더 설계
    제목7-세그먼트 디코더 설계실습 목적하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트에 출력 ... 하려면 디코딩해야 한다. 이 실습에서는 스위치 입력으로 저장된 0x0~0xF 사이의 한 자리 16지수를 한자리 7-세그먼트에 출력하며 스위칭 인코더와 7-세그먼트 디코더의 동작특성 ... 을 알고, FPGA kit와 연결하여 직접 출력하도록 한다.VHDL 코드- VHDL 코드 주요 동작부분 해석① 18행의 rising_edge(clk)는 클럭의 상승 에지가 발생
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20
    다운로드 장바구니
  • 자료 표지
    [대충] 결과 VHDL 설명 및 문법
    디지털공학실험(결과보고서)실험 : VHDL 설명 및 문법◆실험가. NOT gate 실습나. NAND gate 실습다. XOR gate 실습◆검토 및 고찰VHDL의 특징과 설계 ... 기법에 대하여 학습하고, 설계를 위한 기본적인 문법을 학습했습니다. 처음 VHDL을 사용해봤고 프로그램을 만드는 것도 생소하였기에 익숙하지 않아 시간이 제법 오래 걸렸습니다. 하지
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2015.01.17
    다운로드 장바구니
  • 자료 표지
    [대충] 예비 VHDL 설명 및 문법
    디지털공학실험(예비보고서)실험 : VHDL 설명 및 문법1. 실험 목적VHDL의 특징과 설계 기법에 대하여 학습하고, 설계를 위한 기본적인 문법을 학습한다.2. 실험 이론가 ... . VHDL의 특징①장점 : 표준화된 라이브러리, 특정 기술 및 공정에 무관한 설계방법, 폭 넓은 이용 범위,Top-Down 방식의 설계, 재사용이 가능, 설계 기간 단축②단점 ... : VHDL 언어 자체의 복잡성, Full-custom 설계 방식에 비해 최적화된 설계가 어려 움.나. VHDL의 설계기법①동작적 모델링 기법-시스템이 내부적으로 어떠한 구조를 가지고 있
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17
    다운로드 장바구니
  • 자료 표지
    디시설 - 멀티플렉서, 디멀티플렉서 설계
    하고 VHDL 코드를 작성하여 설계한다.실습 내용실습 결과MUX1. 멀티플렉서(MUX: MUltiplexer)란?: 멀티플렉서는 다중화기이며 스위치의 일종으로 데이터 선택기(Data ... 결과 보고서( 멀티플렉서, 디멀티플렉서 설계 )제목MUX, DEMUX 설계실습 목적멀티플렉서는 여러 개의 입력을 하나의 출력으로 전송한다. 반대로 디멀티플렉서는 하나의 입력 ... 하나. 이것은 Verilog나 VHDL이 합성되는 과정에서 그 전의 값을 유지하기 위해 래치를 포함시키기 때문이다. 따라서 이번 실습에서는 멀티플렉서와 디멀티플렉서의 동작을 이해
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Pre
    – Verilog HDL 실습 Lab#09 Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ10주차. Application Design Ⅱ - Text-LCD Control.실험 날짜2016. 11.14학번이름 ... 와 같은 설정을 해주며, DISP_ON_OFF에서는 화면 표시와 커서와 관련된 설정, ENTRY_MODE에서는 커서 위치 증가 및 화면 shift, DELAY_T는 ENTRY
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    디시설 - 수 정렬회로 설계
    결과 보고서( 수 정렬회로 설계 )제목수 정렬회로 설계실습 목적정렬회로는 두 수를 입력받아 크기를 비교한 후 큰 수를 max 7-세그먼트 FND에, 작은 수를 min 7-세그먼트 ... FND에 출력한다. 크기 비교기와 유사하게 입력되는 두 수를 비교해서 큰 수와 작은 수로 분류한 다음 출력하는 회로이며, 이번 실습을 통해 VHDL의 package 사용 방법 ... 에 대해 배워 본다.실습 내용실습 결과크기비교기VHDL코드- 코드해석 :package를 선언함으로써 사용자 함수나 사용자 데이터 타입을 선언할 수 있으며, VHDL에서는 subtype
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre
    Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1] 3 * 8 Decoder 설계Add SourceSource Code모듈을 지정해주고, 사용할 Input 및 ... , Arithmetic Logic and Comparator, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ6주차. Combinational Logic Design Ⅱ Decoder, Encoder and Mux실험 날짜2016. 10
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre
    Description Language)를 이용한 AND 및 NAND Gate 설계를 해보고, Verilog HDL 문법을 익힌다.실험에 필요한 배경 지식Verilog HDLHiLo ... .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ4주차. Verilog HDL실험 날짜2016. 9. 26학번이름Professor조교실험 소개실험 목적HDL(Hardware
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Post
    Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ10주차. Application Design Ⅱ - Text-LCD Control.실험 날짜2016. 11.14학번이름 ... Professor조교Expected Results[응용] Text LCD에 학번 및 이름 표시SimulationData의 값을 datasheet와 비교해보면 학번 및 이름 character
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    디시설 - 인코더, 디코더 설계
    와 디코더의 VHDL 코드 설계방법을 숙달한다.실습 내용실습 결과디코더- 디코더란?: n비트의 이진 코드를 최대2^{ n}가지의 정보로 바꿔주는 조합 논리회로로 다수의 입력신호로 서 ... 결과 보고서( 인코더, 디코더 설계 )제목인코더, 디코더 설계실습 목적디코더는 n개의 입력과2^{ n}개의 출력을 갖지만, 인코더는2^{ n}개의 입력을 받아서 인코딩된 n개 ... 어렵다.따라서 이번 실습에서는 입력에 우선순위를 두고 우선순위가 높은 입력에 대해서만 인코딩 결과를 출력하는 우선순위 인코더를 설계하고, 우선순위 인코더의 이점을 알아보고 인코더
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20
    다운로드 장바구니
  • 자료 표지
    서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre
    , Register and SIPO, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.Flip-flop, Wikipedia. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ7주차. Sequential Logic Design, Flip-Flop, Register and SIPO실험 날짜2016. 10 ... ] 병렬 데이터전송Add SourceSource Code모듈을 지정해주고, 사용할 Input 및 Output을 지정한다. 그리고 Output은 Register로 할당한다.clk1이
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    디시설 - 전가산기, 전감산기 설계
    한다. 또한 이 실습을 통해서는 if~then~elsif~end if(VHDL) 형식과 다양한 방법으로 전가산기를 설계하는 법을 배울 수 있다.실습 내용실습 결과전가산기VHDL코드 ... 결과 보고서( 전가산기, 전감산기 설계 )제목전가산기, 전감산기 설계실습 목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리 ... 에서 발생하는 빌림수를 고려해야 한다. 그리고 감산한 결과와 위에서 빌린 수를 나타내야 한다. 전가산기, 전감산기 설계 과정을 통해 조합논리회로를 VHDL로 설계하는 방법에 대해 공부
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20
    다운로드 장바구니
  • 자료 표지
    VHDL을 이용한 VGA Pattern Generator 설계
    2009144029이름우 경 제1. 실습명 : VGA Pattern Generator2. 실습목표 :① 3색 세로줄 패턴을 VHDL로 설계 및 DE2동작확인하기② 3색 본인이름을 VHDL ... VHDL 및 실습ReportVGA Pattern Generator제출일2013년 5월 19일최종기한2013년 5월 20일담당교수최 종 성 교수님학과전 자 공 학 과학번 ... 로 설계 및 DE2동작확인하기③ 4색 가로줄그라데이션을 VHDL로 설계 및 DE2동작확인하기④ 위 세가지를 State Machine으로 설계 및 DE2동작확인하기3. 이론① 3원색 3
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 2,000원 | 등록일 2014.05.31 | 수정일 2014.06.02
    다운로드 장바구니
  • 자료 표지
    VHDL을 이용하여 다양한 state machine 설계
    VHDL 및 실습ReportState Machine 설계하기제출일2013년 5월 9일최종기한2013년 5월 13일담당교수최 종 성 교수님학과전 자 공 학 과학번2009144029 ... 이름우 경 제1. 실습명 : State Machine 설계하기2. 실습목표 :1) BCD코드의 상태도를보고 VHDL로 설계해본다.2) Gray코드의 상태도를보고 VHDL로 설계 ... 이 0일때 반시계 방향으로 상태가 변한다.4. 설계 및 시뮬레이션1) BCD코드① VHDL코드state_type인 타입을 빨간네모부분처럼 선언해준뒤 signal state를 그
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 2,000원 | 등록일 2014.05.31 | 수정일 2014.06.02
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre
    를 통해 Half Adder가 잘 작동함을 알 수 있다.[실험 2] 1-bit Full Adder 설계Add SourceSource Code모듈을 지정해주고, 사용할 Input 및 ... .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ5주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    [VHDL] 전감산기의 설계
    와 위에서 빌림수를 나타내야 한다. 전감산기를 설계하는 과정을 통해 조합논리회로를 VHDL로 설계하는 방법을 공부한다. 또한 이 실습을 통해 if~end if 구문을 배울 수 있 ... 했다. 8가지의 입력은 앞에서 나온 진리표와 같은 순서이며, 각 경우에 진리표의 Di 및 B와 동일한 값이 출력되므로 전감산기가 제대로 설계된 것을 확인할 수 있다.2 ... . VHDL로 설계한 전감산기를 컴파일, 시뮬레이션하고 시뮬레이션 결과를 진리표와 비교한 후 아래에 보여라.Schematic 설계의 시뮬레이션과 같은 방식으로 시뮬레이션 하였다.Xi,Yi
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2012.12.13
    다운로드 장바구니
  • 자료 표지
    [VHDL] 디멀티플렉서 설계
    실습에서는 디멀티플렉서의 동작을 이해하고, VHDL이 회로로 합성되는 과정을 이해한다.∙ 실습 내용1. [그림 3-26] 블록도와 진리표 같이 동작하는 디멀티플렉서를 설계하라. 이 ... 와 입력을 넣었을 때 출력값을 채우고, 첫 번째 방법에 의해 출력을 지정하지 않았을 때 어떤 동작을 하는지 아래 표를 작성하고 실습 결과 및 토의에 설명하라. ... ∙ 실습 목적디멀티플렉서(Demultiplexer)는 하나의 입력을 여러 개의 출력 중의 하나로 전송한다. 1x4 디멀티플렉서는 하나의 입력을 4개 출력 중의 하나로 전송
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2012.12.16
    다운로드 장바구니
  • 자료 표지
    논리회로실험 - 제 5장 ALU 코드를 KIT에 올리는 실험 결과보고서
    다.값을 출력하는 방법 중 하나인 7 segment가 나타나는 부분이다.(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)설계 사항2)-실습시간 ... 과 목 : 논리회로설계과 제 명 : 결과보고서 5담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 81 ... 이론으로가 아니라 실제로 이 회로가 돌아가는지를 확인해보는 실험이다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)ALU-4bit State(상태) 별 동작-ALU
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15
    다운로드 장바구니
  • 자료 표지
    최신 2017 SEMES 합격 자소서(세메스 합격 자기소개서)
    하였습니다.- 관심분야(200자)저의 관심분야는 반도체 후공정 Test & Packaging에서 베릴로그(VHDL)를 통한 하드웨어 설계 및 검사 부분입니다. 한 학기동안 약 10개 ... 과 실습을 배울 수 있었습니다. 더불어, 코엑스에서 주최되는 빅데이터와 반도체 및 디스플레이 컨퍼런스를 꾸준히 참석하면서 안목을 넓히며 관심분야의 지식을 직접 찾아가 배우며 성장 ... 들과의 만남을 통해 잘 변하는 환경에 화합과 융합적인 성격을 갖게 되었습니다. 더불어 스트레스 관리를 잘합니다. 모교의 특성상 실습이 50%를 차지하여 밤 새우는 일이 많았습니다. 그러나
    Non-Ai HUMAN
    | 자기소개서 | 2페이지 | 3,000원 | 등록일 2017.09.08 | 수정일 2017.09.11
    다운로드 장바구니
  • 자료 표지
    VHDL을 활용한 도트매트릭스 문자 출력
    Ω),Level-up QB-FPGA200EP2C-USB Starter Kit (대여)개발기간 : 2013. 10. 28(월) ~ 13. 12. 23(월)대여받은 VHDL 실습용 키트 ... 에 3군데 확장 커넥터 중에 한곳에 34핀 커넥터와 케이블을 연결 시킨 후 미리 설계해둔 브레드보드와 도트 매트릭스 에 연결한다.쿼터스에서 키트를 연결하고 각각 핀을 설정해중후 작성 ... 해둔 소스코드와 컴파일을 한후 실행을 한다.8*8도트 매트릭스를 사용하여 버튼 조작에 따라서 문자를 출력하는 프로젝트를 진행하였다.8*8이라서 문자 구현시 한글의 구현시 크기 및
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,000원 | 등록일 2014.05.15 | 수정일 2014.05.21
    다운로드 장바구니
  • 전문가요청 배너
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 31일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
12:47 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기