"VHDL설계및실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털회로설계 vhdl verilog 결과보고서 HDL 및 실습 디시설 성결대 논리회로 12진 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL설계및실습" 검색결과 101-120 / 150건

xilinx를 이용한 FSM설계

13주차 과제FSM(Finite State Machine) 설계1. 설계 배경 및 목표• State Machine과 Mealy, Moore Machine의 구조에 대해 이해 ... 한다. • 3-state Mealy 상태도의 VHDL Modeling Example을 참조하여 그림 과 같은 4-state Mealy 상태도를 VHDL로 설계한다. • 결과 ... 결정Moore Machine의 상태도Moore Machine의 구조3. 설계 내용 및 방법3. 설계 내용 및 방법4. 설계 결과현재상태(state)가 00에서 입력(X) 01이 인가

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
2 port nand xor gate 설계

1장. 설계(실험) 배경 및 목표VHDL 을 이용하여 NAND Gate , XOR Gate , 3입력 AND Gate 를 설계 한다. - 설계방법 : Data flow or ... NAND GATE, XOR GATE, 3 Port AND GATE를 설계하는 실습이었다. 저번 실습보다는 좀 더 나았지만, 아직도 프로그램을 이용하여 VHDL을 설계하는 것이 익숙치 않 ... 에 if문으로 쉽게 다룰 수 있다.3장. 설계(실험) 내용 및 방법Behavioral Modeling 방법을 이용하여2 port NAND와 2 port XOR Gate 를 설계 한

Non-Ai HUMAN
| 리포트 | 24페이지 | 1,500원 | 등록일 2010.09.09

다운로드 장바구니
FPGA HBE-COMBO, VHDL를 이용한 CARGAME 최종보고서

디지털 시스템 VHDL을 이용한 CAR_GAME 설계1. 제작동기▶ FPGA를 이용한 HBE - COMBO 시리즈로 무엇을 할 수 있을까? 고민하다가 게임의주로 아이디어를 창안 ... ▶ Quartus2 7.16. 제작과정▶ kit로 실습하는 설계이기 때문에 학교 실습실을 빌려 제작을 하였으며 별도의 하드웨어 작업 없이 HBE-COMBO kit를 이용 ... 하여 Quartus2 7.1 프로그램을 이용하여 VHDL 소스로 설계를 시작하였습니다.부품 하나하나 설명을 하겠습니다.▣ LCD? LCD의 주역할은 자동차 앞 유리(화면)라 생각하시면 이해

Non-Ai HUMAN
| 리포트 | 111페이지 | 1,000원 | 등록일 2010.06.16 | 수정일 2017.07.03

다운로드 장바구니
반가산기(Half Adder)와 전가산기(Full Adder)의 설계

4주차 과제반가산기 (Half-Adder)와 전가산기 (Full-Adder) 설계1. 설계 배경 및 목표이번 주에는 프로세스(Process)문, 동작적 표현방법 ... 해 본다. 반가산기란 1비트의 2진수를 2개 더하는 논리회로이다. VHDL로 구현 후 Test Bench로 Simulation시켜 결과가 바르게 나오는지 확인한다. 실습으로는 반가산기 ... . 설계 내용 및 방법- 반가산기(Half-Adder)의 자료흐름적 표현 – Entity Half_Adder is -- Entity를 Half_Adder로 선언 port(x, y

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
반가산기 전가산기 설계

1장. 설계(실험) 배경 및 목표VHDL 을 이용하여 HALF ADDER (반가산기) 를 설계한다. - 설계방법 : Behavioral Modeling - 시뮬레이션 방법 ... 가 예상했던 값과 일치함을 확인하였다.5장. 토의이번 설계(실험)은 VHDL을 이용하여 반가산기(Half Adder)와 전가산기(Full Adder)를 설계하는 실습이었다. 지금 ... 까지 해왔던 실습들을 잘 따라왔다면 누구나 쉽게 할 수 있는 실습이었다. 하지만 아직도 프로그램을 이용하여 VHDL을 설계하는 것이 조금은 익숙치 않았기 때문에 지금까지의 강의안들

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2010.09.09

다운로드 장바구니
<VHDL>Pre lab - BCD to Excess3 code converter !! (A+리포트 보장)

> VHDL의 설계단위 정리3. 실험 이론지식 BCD code / Excess-3 code 의 정의4. 실험 이론 지식 Mealy machine for the serial code c ... 순차적(sequential) 동작을 표현할 수 있고, 컴포넌트(component)의 상호 연결로서 시스템을 설계할 수 있도록 구성되어 있다.* VHDL의 특징최초의 표준화된 HDL ... ▶ 전세계적인 이용의 확대 : 미국 정부, EU, 일본 등▶ 우수하고 광범위한 하드웨어 기술 능력▶ 디지털 설계 ▶ 특정 설계 기술 또는 공정 기술과 무관▶ 설계 교환 및 설계 재

Non-Ai HUMAN
| 리포트 | 28페이지 | 3,000원 | 등록일 2009.06.29

다운로드 장바구니
응용논리회로 텀프로젝트 제안서

응용논리설계 및 실습Final Term Project(디지털 시계 설계)1. Term Project 주제 및 설계설명- 디지털 시계 설계- 시(Hour), 분(Minute), 초 ... 하고 설계해보는 과정을 통하여 디지털 시계의 구동원리 및 방법에 대해서 인지 할수 있는 계기를 마련합니다. 또한 지금까지 응용논리회로설계 수업 시간에 배운 다양한 디지털 회로 및 소자 ... (Second)를 가지는 시계를 표시 및 설정 할 수 있고, 월(Month), 일(Day)을 가지는 달력을 표시 하고 설정하는 모드를 가지며, Stop Watch는 시작과 정지

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2010.10.13

다운로드 장바구니
2-port Nand,Xor, 3-port AND gate의 설계

3주차 과제1. 설계 배경 및 목표지난 주에 실습하였던 2 port AND Gate와 OR Gate를 바탕으로 첫 번째 설계로는 2 port NAND Gate와 XOR ... Gatput)출력(output)ABCZ00000010010010000110101011001111ABCZZ = A · B · C2. 관련 기술 및 이론(4) 객체(Object) VHDL ... ) 신호(Signal) signal 객체의 경우 a, b, c는 객체의 이름이며 a, b, c의 객체의 종류는 signal이므로 선으로의 구현이 가능하다는 것이다. VHDL 설계

Non-Ai HUMAN
| 리포트 | 25페이지 | 1,000원 | 등록일 2010.06.24

다운로드 장바구니
[11주차] LCD

과 목 : 논리회로설계실험과 제 명 : Digital Clock 설계담당교수 : 정일섭 교수님학 과 : 전자전기공학과학 년 : 3학년이 름 :제 출 일 :논리회로설계실험 - 7차 ... 실습 과제7조 ( 유광위 / 박석호 )0. PurposeLCD test를 수행한다. LCD Module의 기능을 이해하고 내부 Register, RAM, ROM각각의 기능과 역할 ... Generator RAM(CGRAM)에 대한 Address 정보를 저장하는 쓰기만 가능한 Register이다.▣ Clear 및 커서의 이동에 대한 명령코드를 가지고 있다.(2) Data

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
[12주차] Calulator

위 / 박석호 )0. Purpose지난시간에 배운 LCD를 활용하여 감가산기의 설계를 해본다. 감가산기는 앞에서 실습했던 4bit full_adder를 사용하고 이에 대한 입력 ... -lab 3000을 이용하여 LCD를 구현하는 것은 바로 전주에 실습을 해보았습니다. 중요한 점은 이미 ROM에 각 문자 및 숫자에 대한 것들이 지정이 되어 있으므로 필요한 문자 ... 과 목 : 논리회로설계실험과 제 명 : 계산기 설계담당교수 : 정일섭 교수님학 과 : 전자전기공학과학 년 :이 름 :제 출 일 :논리회로설계실험 - 계산기 설계 과제7조 ( 유광

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
HBE-COMBOⅡ 를 이용한 주유기기 구현

명VHDL 설계 및 실습책 임 자(팀장)성 명소 속학 번학 년연 락 처과제 명HBE-COMBOⅡ 를 이용한 주유기기 구현개발기간참여학생학번이름전공1. 과제 진척 개요- 주제 ... 고, 시행착오를 겪으면서 더욱 확고한 지식을 이룩한다.3. 과제 범위- Altera Quartus Ⅱ를 사용한 VHDL 디지털 논리회로 설계4. 업무 분장-설계교과목 과제 최종보고서교과목 ... -COMBOⅡ KIT를 이용하여, 주유기기를 구현함으로서 VHDL 언어 와 KIT의 기본원리를 파악, 그 능력을 향상 시키고자 한다.② 설계개요VFD를 이용하여, 사용자에게 간단

Non-Ai HUMAN
| 리포트 | 17페이지 | 3,000원 | 등록일 2010.11.28

다운로드 장바구니
xilinx를 이용한 FPGA실습

14주차 과제FPGA 실습1. 설계 배경 및 목표• RoV-Lab 3000을 이용하여 FPGA를 실습한다. • RoV-Lab 3000의 사용법을 숙지하고 구조와 각 부분별 역할 ... 가 오른쪽에서 왼쪽으로 이동하는 것을 확인할 수 있다.4. 설계 결과(Buzzer)Buzzer에서 소리가 나는 것을 확인할 수 있었다.5. 토 의이번 실습은 VHDL을 이용 ... 을 확인한다. • 3가지 예제 LED1, 2, BUZZER를 설계하고 그 결과를 RoV-Lab 3000 을 이용하여 실제로 동작하는지 확인한다.2. 관련 기술 및 이론(1) RoV

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2010.06.24

다운로드 장바구니
xilinx를 이용한 플립플롭(Flipflop)과 레지스터(Register)의 설계

을 VHDL로 어떻게 구현하는지 알아보고 실습하며 시뮬레이션으로 결과값이 옳은지 확인한다. • 주어진 D 플립플롭을 이용하여 4 bit 레지스터를 설계한다. 설계 조건은 c ... 9주차 과제순차회로-플립플롭, 레지스터설계1. 설계 배경 및 목표• D 플립플롭과 레지스터의 정의와 특성을 알고 이해한다. • reset과 enable핀이 있는 D 플립플롭 ... 다. 아래의 그림은 D 플립플롭으로 구성된 4비트 오른쪽 방향 쉬프트 레지스터를 나타낸다.4 bit Right Shift Register의 회로도3. 설계 내용 및 방법-- Shift

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
디코더 인코더 설계

1 장 . 설계 ( 실험 ) 배경 및 목표 VHDL 을 이용한 디 코더 (Decoder) 설계 - Case 와 With ~ Select 문을 사용 - 시뮬레이션 방법 : Test ... 게 셋된다 .3 장 . 설계 ( 실험 ) 내용 및 방법 x y z D(0) D(1) D(2) D(3) D(4) D(5) D(6) D(7) 0 0 0 1 0 0 0 0 0 0 0 0 ... 었는지 확인한다 . 결 과 값이 우리가 예상했던 값과 일치함을 확인하였다 . ( 이론에서의 진리표 값과 일치 )5 장 . 토의 이번 설계는 VHDL 을 이용하여 decoder

Non-Ai HUMAN
| 리포트 | 26페이지 | 2,000원 | 등록일 2010.09.09

다운로드 장바구니
xilinx를 이용한 ROM, RAM설계

12주차 과제Memory설계 – ROM, RAM1. 설계 배경 및 목표• ROM과 RAM의 정의와 특성을 이해하고 data type에 대해 알아본다. • Clock의 rising ... edge에서 동작하고 동기 enable기능을 갖는 3X8 ROM을 VHDL로 설계한다(ROM table은 임의로 작성). • Clock의 rising edge에서 동작하고 동기 ... enable, write enable기능을 갖고 4-bit Read/write address와 4-bit 입출력을 가지는 RAM을 VHDL로 설계한다. • 설계한 RAM과 ROM

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
PreLab> Usage of XilinxISE on Spartan-3 프리렙 스파르탄 3 보드에서 자일링스 사용법

.2i를 다운로드 하여 설치하는 방법을 배운다.둘째, Xilinx ISE 9.2i를 사용하여 VHDL을 이용한 디지털 회로 설계, 그에 대한 시뮬레이션 및 에뮬레이션을 통해 프로그램 ... 설치하는 방법D. Xilinx ISE 9.2i 시작 및 주요기능 사용법 설명ㄱ. 프로젝트 생성 하는 법ㄴ. VHDL Source Code 작성하는 법ㄷ. Functional ... ) 실험 목적2) 실험에 필요한 기본 이론3) 실험 순서A. Project 생성후 New Source Wizard 설정B. VHDL coding 후 SAVE 및 Syntax c

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2009.01.02

다운로드 장바구니
[VHDL] 7_Segment를 이용한 타이머 및 다양한 동작 (설계)

1. 과제 개요? 한 학기 동안 배운 VHDL을 충분히 복습하여본다.? 실습기간동안 배운 것 외의 기능을 사용하여본다.? VHDL을 통해 7_Segment를 이용한 타이머 및 ... 다양한 동작을 구현해본다.2. 과제 개요이번 설계과제를 통해 구현 해본 것은 타이머입니다.실습시간에 배운 Switch, LED, 7_Segment 등을 이용하여 구현하였습니다. 0 ... _system IScomponent timer-- 역카운트 Timer 및 7_segment와 LED Diplay Data 처리PORT(clk : IN STD_LOGIC;stop_sw

Non-Ai HUMAN
| 리포트 | 25페이지 | 1,500원 | 등록일 2010.12.14

다운로드 장바구니
멀티플랙서 비교기 설계

1장. 설계(실험) 배경 및 목표VHDL 을 이용한 멀티플렉서 설계 - 2x1 mux 또는 4x1 mux를 사용하여 8x1 mux를 구성한다. - 시뮬레이션 방법 : Test ... VHDL실습은 멀티플렉서(MUX : multiplexer)와 4비트 비교기(4-bit comparator) 를 설계해 보는 실습이었다. 멀티 플렉서를 설계할 때는 2x1 mux 나 4 ... . 관련 기술 및 이론4비트 비교기(4-bit comparator) 설계 - 두개의 n비트 2진수를 비교하고 이들이 같은지, 같지 않다면 어느것이 더 큰지를 결정하는 비교기 설계

Non-Ai HUMAN
| 리포트 | 25페이지 | 2,000원 | 등록일 2010.09.09

다운로드 장바구니
4비트 전가산기 감산기 설계

1 장 . 설계 ( 실험 ) 배경 및 목표 VHDL 을 이용한 4bit 전가산기 설계 - 설계방법 : Behavioral Modeling - 시뮬레이션 방법 : Test ... 는 컴포넌트 선언의 포트에 나열되어 있는 신호의 순서와 같아야 한다 .3 장 . 설계 ( 실험 ) 내용 및 방법 4 bit 전가산기 입력과 출력은 bit_vector 또는 std ... 0111 0 1011 0000 1 1100 0 0100 1111 1 0100 1 1111 1111 1 1111 1 4bit 전가산기 예제3 장 . 설계 ( 실험 ) 내용 및 방법

Non-Ai HUMAN
| 리포트 | 22페이지 | 2,000원 | 등록일 2010.09.09

다운로드 장바구니
[디지털시스템] Project2 보고서 VHDL을 이용한 Digital Clock Mode Generator (소스포함)

위해 이번 실습에서는 3 개의 버튼을 가정하고 그 버튼을 누를 때마다 MODE 가 바뀌도록 구현하여 이 변화를 다른 모듈에 알려주는 MODE GENERATOR 를 VHDL 로 설계 ... 1 Introduction 이번 실습에서는 digital clock chip 에 있어 사용되는 mode generator 를 VHDL(VHSIC Hardware ... Description Language)로 설계한다. 2 Problem Statement 2.1 Describe what the problem is. Digital Clock Chip 에서 사용

Non-Ai HUMAN
| 리포트 | 13페이지 | 3,500원 | 등록일 2008.07.07

다운로드 장바구니

이전10개 1 2 3 4 567 8 다음10개

파워링크

신청하기