"디지털회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 전기회로설계실습 verilog 실습11 디지털시계 회로 전기회로 중앙대 아날로그 논리회로설계 실험12 멀티플렉서 DMM

EasyAI “디지털회로설계” 관련 자료

+디지털 논리회로2 설계과제등록일 2021.11.17 | 총 744자 | 5페이지 | 2,500원
+디지털 회로 응용 - 조합논리 회로의..등록일 2022.12.05 | 총 385자 | 6페이지 | 2,000원

외 3,175건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로설계" 검색결과 1-20 / 7,248건

마이크로 프로세서를 이용한 디지털 보정회로 설계 (Design of Digital Correction Circuits Using Microprocessor)

한국산학기술학회 전호익, 조현섭

논문 | 3페이지 | 무료 | 등록일 2025.04.21 | 수정일 2025.05.13

다운로드
교육용 디지털 논리회로 시뮬레이터 설계 및 구현 (Design & Implementation of an Educational Digital Logic)

에서는 이러한 제한을 완화시키고, 큰 규모의 논리를 여러 개의 도면으로 나누어 처리할 수 있는 확장형 디지털 논리 회로 시뮬레이터 XSIM (eXpandable digital logic ... 기존의 교육용 디지털 시뮬레이터들은 논리소자(AND, OR gate 등)의 입력 포트 수, 선의 상태변화, custom component등에 대한 제한이 있다. 본 논문 ... circuit SIMulator)을 제안한다. XSIM은 큰 회로를 여러 개의 페이지로 나누어 작업이 가능함으로 복잡한 논리도면 구성이나, 팀별수업에 도움이 될 것으로 기대

논문 | 14페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
혼돈합성맵의 디지털회로설계 (The design of digital circuit for chaotic composition map)

한국항행학회 박광현, 서용원

논문 | 6페이지 | 무료 | 등록일 2025.04.29 | 수정일 2025.05.15

다운로드
판매자 표지

120. 반도체 디지털 회로 설계에 관하여 PT하시오.

V.포스트 시뮬레이션디지털 회로 설계에서 포스트 시뮬레이션은 디지털 회로 설계 후에 수행되는 추가적인 시뮬레이션 과정입니다. 이 단계에서는 레이아웃이 완료된 회로의 검증을 위한 ... 습니다.요약하면, 포스트 시뮬레이션은 디지털 회로 설계 후에 추가로 수행되는 시뮬레이션 단계로, 레이아웃이 완료된 회로의 검증과 성능 향상을 위해 필요한 과정입니다. 이를 통해 회로 설계의 완성도와 신뢰성을 높일 수 있습니다. ... 시뮬레이션 환경을 구축하고, 합성 및 레이아웃에서 추출된 물리적 특성을 반영하여 시뮬레이션을 수행합니다. 또한 설계사양서에 따라 회로의 성능을 검증하고, 시뮬레이션 결과를 분석

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.05.26

다운로드 장바구니
파워 분배망을 고려한 디지털 회로 시스템의 설계와 분석 (Design and Analysis of Digital Circuit System Considering Power Distribution Networks)

대한전자공학회 이상민, 문규, 위재경

논문 | 8페이지 | 무료 | 등록일 2025.04.28 | 수정일 2025.05.15

다운로드
`디지털 회로'학습을 위한 웹 코스웨어의 설계와 구현 (Design and Implementation of a Web Courseware for Learning 'Digital Circuit')

본 논문에서는 ‘디지털 회로’과목을 효과적으로 학습하기위해서 실습 지향의 시뮬레이션형 웹 코스웨어를 설계하고 구현하였다. 구현한 웹 코스웨어는 학습의 이해도와 상호작용을 증진

논문 | 8페이지 | 무료 | 등록일 2025.06.17 | 수정일 2025.06.26

다운로드
센서 시스템을 위한 저전력 고신뢰의 비동기 디지털 회로 설계 (Low Power Reliable Asynchronous Digital Circuit Design for Sensor System)

한국센서학회 안지혁, 김경기

논문 | 5페이지 | 무료 | 등록일 2025.04.19 | 수정일 2025.05.11

다운로드
광대역 전디지털 클록 데이터 복원회로 설계 (Design of Wide-range All Digital Clock and Data Recovery Circuit)

This paper is proposed all digital wide–range clock and data recovery circuit. The Proposed clock ... designed as a digital which has a specificity against a noise. This circuit is designed to 0.13um CMOS ... process and verified simulation to spectre tool. This paper is proposed all digital wide–range c

논문 | 5페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
나노미터 디지털회로의 노화효과를 보상하기위한 새로운 적응형 회로 설계 (Design of a new adaptive circuit to compensate for aging effects of nanometer digital circuits)

현상들에 의해서 회로 성능의 심각한 저하를 가져올 수 있다. 그러므로, 본 논문에서는 디지털회로에서 발생할 수 있는 노화를 극복할 수 있는 적응형 보상 회로를 제안하고자 한다 ... 나노크기 MOSFET 공정에서 회로의 신뢰도에 영향을 미치는 음 바이어스 온도 불안정성(NBTI), 핫 캐리어 주입(HCI), 시간 의존 유전체 파손(TDDB) 등과 같은 노화 ... . 제안된 보상회로는 노화에 의해 감소하는 회로 성능을 적응적으로 보상해 주기 위해서 노화 정도에 따라 파워스위치 폭을 조절할 수 있고, 순방향 바디 바이어싱 전압을 걸어줄 수 있

논문 | 6페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
디지털집적회로설계 이론과제

Prob. 1) Dynamic CMOS (10 pts)Suppose we wish to implement the two logic functions given by F = A + B + C and G = A + B + C + D. Assume both true and ..

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.25

다운로드 장바구니
판매자 표지

121. (PT_전공 주제) 반도체 디지털 회로설계를 아날로그 회로 설계와 비교하고, 완성된 제품군을 각각 예시 하시오

(121 PT 주제) 반도체 디지털 회로설계를 아날로그 회로 설계와 비교하고, 완성된 제품군을 각각 예시 하시오.I. 반도체 디지털 회로설계의 개념반도체에서 디지털 회로 설계 ... 시스템의 일부로서 설계됩니다.(2) 차이점① 신호 형식: 디지털 회로는 이산적인 디지털 신호를 처리하고 논리 회로를 사용합니다. 아날로그 회로는 연속적인 아날로그 신호를 처리 ... 합니다.② 오류 처리: 디지털 회로는 오류 처리 및 복구 기능이 강화되어 있습니다. 아날로그 회로는 이러한 기능이 제한적입니다.③ 설계 방법론: 디지털 회로 설계에는 디지털 논리 설계 기법

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.06.09 | 수정일 2024.06.05

다운로드 장바구니
모바일 디스플레이 디지털 인터페이스용 저전력 고속 수신기 회로의 설계 (Design of Low-Power and High-Speed Receiver for a Mobile Display Digital Interface)

한국정보통신학회 이천효, 김정훈, 이재형, 김려연, 윤용호, 장지혜, 강민철, 이용진, 하판봉, 김영희

논문 | 7페이지 | 무료 | 등록일 2025.04.20 | 수정일 2025.05.11

다운로드
다중밴드 이득 보정기능을 갖는 디지털 청력보정회로 설계 (Design of a new digital hearing aid based on a multi-band compensation technique)

대한전자공학회 최원철, 김영주, 이제훈, 조경록

논문 | 14페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
디지털 논리회로2 설계과제

디지털 논리회로2 설계과제 레포트*** 교수님*분반 전자전기공학부321***** ***목차알고리즘 분석 및 시스템 블록 설계ASMD Chart제어기 설계DataPath 설계 ... 알고리즘 분석 및 시스템 블록 설계Start = 0 이면 초기상태에서 정지, Start = 1 이면 시스템이 동작한다.피제수(Dividend)를 Z2 , 제수(Divisor)를 A ... 을 나머지, 최종 비교의 결과가 Z2에 업데이트되며 이것을 몫이라고 한다.ASMD Chart제어기 설계에서 [S_idle, S_1, S-2] 순서로 MUX1 = [0 , 1 , 0

리포트 | 5페이지 | 2,500원 | 등록일 2021.11.17

다운로드 장바구니
판매자 표지

123. (전공_PT 주제) 반도체 디지털 회로설계 에 있어서 HDL 코딩, 시뮬레이션, 디지털 회로 합성, 포스트 시뮬레이션의 직무를 비교하시오.

(123. 전공_PT 주제) 반도체 디지털 회로설계 에 있어서 HDL 코딩, 시뮬레이션, 디지털 회로 합성, 포스트 시뮬레이션의 직무를 비교하시오.본 질문과 답은 반도체 관련 ... 디지털 회로 설계의 개념반도체 디지털 회로 설계는 다양한 제품을 개발하기 위해 하드웨어 기술 언어(HDL)와 설계 도구를 사용하여 회로를 설계하고, 시뮬레이션과 합성을 통해 회로 ... 의 동작과 특성을 확인하며, 고객에게 솔루션을 제공하는 과정입니다.II. 반도체 디지털 회로 설계의 직무HDL 코딩HDL 코딩은 반도체 디지털 회로 설계에서 사용되는 개념

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.06.09

다운로드 장바구니
판매자 표지

디지털 회로 응용 - 조합논리 회로의 설계

과제 1. 입력이 3개, 출력이 1개인 회로에서 입력의 1이 0보다 많으면 출력이 1, 기타는 출력이 0이 되도록 회로를 구성하시오. (majority 함수)과제 2. 3비트 ... 이진수가 3보다 작을 때는 출력이 1, 기타는 0이 되는 회로를 구성하시오.과제 3. 3비트의 이진수 입력에 대해 1을 더해서 출력하는 논리회로를 구성하시오. 단 111이 입력 ... 되면 000으로 표시하시오.과제 4. 3개의 입력 (A,B,C)과 2개의 출력(X,Y)을 가진 조합논리회로가 있다. 이 회로는 입력에 들어온 1의 개수를 2비트의 이진수로 표시한다. 예

리포트 | 6페이지 | 2,000원 | 등록일 2022.12.05

다운로드 장바구니
디지털집적회로설계 13주차 실습

• Solutions❑ MAGIC에서 EXTRACT한 OR GATE의 Delay, Power❑ SPICE 코드 및 설명, 시뮬레이션 결과 및 파형input signal은 실습시간에 했던 and와 동일하게 넣어주었다.이를 엑셀로 확인해보면 다음과 같다.OR GATE에 대..

리포트 | 8페이지 | 2,000원 | 등록일 2023.11.25

다운로드 장바구니
디지털집적회로설계 11주차 실습

의 gate를 참조하여 기본 게이트로 설계했다. OR 게이트에는 6개, NAND 게이트에는 4개, AND 게이트에는 6개의 트랜지스터가 쓰였으며, 전체로 보면 16개의 트랜지스터가 사용됐다.

리포트 | 8페이지 | 2,000원 | 등록일 2023.11.03

다운로드 장바구니
디지털집적회로설계 6주차 실습

표기하지 못했다.•Discussions회로 설계 과정에서는 다양한 노드와 입력, 출력을 정의하였다. 특히, 출력이 아닌 노드는 'w'로 선언하였고, 입력은 'InA', 'InB ... '로, 그리고 출력은 'Out'으로 설정 하였다. 이러한 설정은 회로의 구조와 기능을 명확하게 파악하기 위한 것이었다. XOR 게이트의 설계는 트랜지스터 레벨의 CMOS 회로를 참고 ... 을 호출하여 구현하는 방식과 직 접 트랜지스터 레벨로 구현하는 두 가지 방식 중 선택할 수 있었다.다음 단계는 full adder를 위한 half adder의 설계였다.

리포트 | 5페이지 | 2,000원 | 등록일 2023.11.03

다운로드 장바구니
디지털집적회로설계 14주차 실습

의 브레드보드 위에 옮기는 과정이라 할 수 있다. 초점은 먼저 순차회로의 물리적 배열을 위한 D-flip flop의 설계였다. D-flip flop을 구축하는 방법은 다양하지만, 트랜지스터 ... •Discussions이번 프로젝트의 핵심은 Ripple Carry Adder에 D-flip flop을 통합해 순차회로를 실현하는 것이었다. 강의실에서 배운 이론을 현실 ... 가 가장 효율적으로 쓰이는 전송 게이트 방식을 채택했다. 이는 이전 과제에서 이미 설계한 subcell을 활용하는 결정이었다. 그 후에는 이미 구현해본 CMOS Full Adder

리포트 | 10페이지 | 2,000원 | 등록일 2023.11.25 | 수정일 2023.12.10

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기