"signal processing"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

signal processing VHDL 자판기 vhdl 디지털 신호 처리 디지털 시계 auto-correlation signal processing first matlab lpf bandgap reference

판매자 표지는 다운로드시 포함되지 않습니다.

"signal processing" 검색결과 1,321-1,340 / 2,053건

VHDL - 4bit 가산기를 이용한 BCD adder, 4bit 가산기를 이용하지않은 BCD adder

를 이용하여 덧셈연산을 하도록 구현하도록 목적을 세웠습니다. 그래서 우선 입력값 a,b를 더한 값을 signal temp에 저장한 후 process문을 이용하여 if문에서 9보다 클 ... 4bit 가산기를 이용한 BCD adder소스 분석우선 4bit가산기를 이용하여 두 개의 입력값(a,b)을 더하게 됩니다. process문을 이용하여더한값이 9를 넘어가게 되

리포트 | 3페이지 | 3,500원 | 등록일 2011.11.24

다운로드 장바구니
Denmark internship coverletter

years, I have tried doing lots of experiments including those for Digital signal processing ... interested in Digital Signal Processing which is the course I studied it last semester.I am still a student

리포트 | 2페이지 | 1,000원 | 등록일 2012.01.08

다운로드 장바구니
아주대 통합설계프로젝트1 전파테크(이해영교수님) 결과5 passive component design, Microstrip line

. And another reason is insertion loss due to FR4 substrate. Insertion loss is the loss of signal power ... ) ]● Analysis of result datas (Question & Answer)1. Process of Design to make Coupled Line Band Pass Filter ... fundamentally ADS and HFSS are different of process mode. HFSS analysis 3D using tangential vector FEM com

리포트 | 8페이지 | 1,500원 | 등록일 2014.10.05 | 수정일 2017.08.03

다운로드 장바구니
VHDL을 이용한 순차회로 설계

hift의 방향과 종류를 결정하는 input이다. output으로는 q가 있는데, signal로 지정해준 reg의 8비트를 연산이 끝난후 q로 넣어주고 값을 출력하게 하였다. 오른 ... 쪽 그림에서 보면 각각의 경우 01, 10, 11일 때 shift를 한 결과를 reg에 저장한다. 그 후 process가 끝날 때 reg를 q에 넣어줌으로써 output을 출력 ... 하게 된다. 4) Discuss how your circuit works process 내부를 살펴보면 , process ( reset, clk ) 는 Asynchronous

리포트 | 16페이지 | 2,000원 | 등록일 2014.11.04 | 수정일 2022.11.04

다운로드 장바구니
VHDL을 이용한 신호등 설계 프로젝트

되어 있으며, 이 signal이 일련의 Process(파란색)를 통과하여 신호등과 7segment의 출력(빨간색)을 나타내는 구성을 바탕으로 하여 신호의 전달과정을 Flow chartf ... omponent들은 서로 signal로 연결이 되어 있는 것을 확인할 수 있다.입력신호로(녹색)는 마스터클럭(iMclk), 리셋(iRst), 차량누적스위치(iSwitch)로 구성 ... 에서 사용하는 Process들을 따로 지정하여 두고 사용하였다. 그 역할을 간단히 정리하여 보면 아래와 같다.TOP Traffic총괄 : 여러개의 components를 연결

리포트 | 16페이지 | 1,500원 | 등록일 2010.12.16

다운로드 장바구니
[생물학]【A】RNA

signal for protein synthesis (see Genetic Code). The trinucleotide is know as a codon.Figure 3-E-3 ... lear signal for splicing (e.g., the beta globin gene). In some cases (e.g., the sex lethal gene of ... fruit fly), a splicing signal may be masked by a regulatory protein, resulting in alternative s

리포트 | 40페이지 | 1,000원 | 등록일 2011.06.19

다운로드 장바구니
VHDL를 이용한 계산기설계

를 제작한다.- 입력 값이 출력 값까지 도달하기 위한 내부 signal을 지정한다.- LCD는 동시 출력하지 않기 때문에 한 자리씩 분주를 설정해 주는데, 50Hz를 위해 clk ... 는 output를 entity에서 표현해 준다.- 내부 signal에서 출력에 필요한 reg signal을 array를 통해 8bit의 signal이 32개 생기도록 설정한다. 또한 연산 ... 개의 component를 연결하기 위해 필요한 내부signal를 설정하고, port map를 통해 각 component signal로 들어가는 signal를 설정해준다

리포트 | 23페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
전기전자응용실험_4주차 결과 보고서

, in terms of the machines, it is easy and useful to process the signal not analog but digital. There ... , MSB 5 bits are only measured instead of all of 8 bits signal. There are some errors in the ... . y to understand and perceive, but the analog signal is familiar to whole world’s environment. So

리포트 | 6페이지 | 1,500원 | 등록일 2011.07.09

다운로드 장바구니
The Frequency Equalizer

frequency characteristics of short-time signals using the transform.(3) Implement an overlap-and-add (OLA ... pris the simplest window, taking a chunk of the signal without any other modification at all, which ... leads to discontinuities at the endpoints (unless the signal happens to be an exact fit for the

리포트 | 13페이지 | 1,000원 | 등록일 2010.10.09

다운로드 장바구니
예비1

Detector(PSD), Infrared Emitting Diode(IRED) and signal processing circuit. First, sensor accepts Vcc ... in voltage regulator and sends it to a PSD and a signal processing circuit. Then, Signal processing ... signal processing circuit and LED drive circuit(an optical filter is set in front of the emitter and

리포트 | 5페이지 | 1,500원 | 등록일 2011.06.01

다운로드 장바구니
디지털 도어락 및 디지털 시계 및 알람(digital door lock, digital clock) -vhdl 논리설계회로

시그널 변수값이 초기화 된다.menu모드의 구현과 구조 모드의 상태가 s0으로 변하여 menu모드로 진입된 상태이다.menu모드는 초기모드,기본모드이므로 모든 디스플레이를 초기값 ... 을 출력하고 시그널들을 초기화시킨다.문열기 모드에서의 구현과 구조모드의 상태가 s0에서는 3가지 디스플레이가 일정한 값이 입력된다. 7segment에는 -------가 입력되며 Dot ... matrix에는 Menu글씨가 LCD에는 문이 잠긴 상태를 알려준다. 그 외에 s0상태에서는 문을 닫는 동작이 실행되고 다른 시그널을 초기화한다. s1이 됐을 때 비밀번호를 입력

리포트 | 48페이지 | 3,000원 | 등록일 2011.06.03

다운로드 장바구니
예비-라인트레이서종합

: Temperature sensor is the sensor that convert temperature information to electrical signal.- Humidity ... Sensor : Humidity sensor is a sensor that convert humidity information to electrical signal and ... the selection.The processor send signals to motors to drive them which are 0 and 1. But the

리포트 | 11페이지 | 2,500원 | 등록일 2011.06.01 | 수정일 2014.06.22

다운로드 장바구니
비즈니스 모델론

signal violation..PAGE:10About RelayRides…02Ⅱ. Business model’s component, relation2. Role(Scope) ... ) Customer Model6) Process Model7) Financial/Profit Model..PAGE:3Ⅰ. What is RelayRides?..PAGE:4What is ... (Scope) 정의3) Who-What table4) Value Model5) Customer ModelSlogan6) Process Model7) Financial

리포트 | 22페이지 | 2,000원 | 등록일 2013.12.22

다운로드 장바구니
Digital Signal processing

는 물리량을 말하는 것으로 인간과 인간사이, 인간과 기계사이, 기계와 기계사이의 통신에 사용된다. 예를 들면 Audio signal, video signal 등이 있다. 신호 ... 의 종류에는 Analog Signal, Discrete-time signal, Digital Signal이 있다. 이들은 아래와 같은 특성을 가졌다.{{성질신호시간축신호값Analog ... 형e-time signal)에 대해 언급했다. 이산신호를 좀더 살펴보면 이산신호는 특정한 순간들 또는 샘플링 순간들에서만 정의되는 신호를 의미한다. 이산신호의 예로는 종과 개체수

리포트 | 7페이지 | 1,000원 | 등록일 2004.07.12

다운로드 장바구니
Scanning electron microscope 발표자료

. double deflection scanning system을 채택. non-linear signal processing을 이용.④ 신호를 수집하고 처리하는 과정의 개선 형광

리포트 | 19페이지 | 4,000원 | 등록일 2015.06.12

다운로드 장바구니
Essential Cell biology(세포생물학) Chapter15.Intracelluar Compartments and Transport 요점정리

- RNA나 단백질과 같은 큰 분자나 거대 분자 복합체는 적절한 분류신호가 있어야만 핵공~~~~~~~~~~~~~~~* Nuclear localization signal⇒ 통상 ... 이 nuclear localization signal에 결합하고 핵공의 cytosolic fibrill과 상호작용함으로써 이 단백질을 핵공으로 이동시킨다.⇒ 핵공에서의 단백질 수송 ... pecific transport signal을 가지고 있어서 막에 존재하는 Cargo receptor(운반 수용체)에 의해 인식된다.* Adaptin은 소낭의 막에 외피를 결합

시험자료 | 7페이지 | 1,500원 | 등록일 2012.09.20

다운로드 장바구니
VHDL를 이용한 Memory 설계

내부 signal도 이 부분에서 지정해 줘야 된다.- Process문 선언( clk, en, we 순으로 process문은 if-then으로 선언한다. )process (clk ... - en 과 we의 변화를 통한 출력 값을 변화함을 확인한다.새로 나온 Type declaration을 통해 signal을 지정하고 이용하여 설계한다.Simulator 과정 중 ... 에 생기는 오류를 분석하고 수정하여 올바른 결과 값을 얻는다.- Testbench 를 직접 작성하여 Simulator로 입, 출력 signal을 확인Problem Statement

리포트 | 9페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
논리회로설계실험 D-FF , 8bit Register 설계

;architecture behave of tb_dff issignal s_d, s_q : std_logic;signal s_clk:std_logic:=`0`;signal s_q1 : s ... ;end if;end process;end behave;library IEEE;use IEEE.std_logic_1164.all;entity tb_dff isend tb_dff

리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
환경파괴에 관한 영어발표, 레포트, 영어토론

the killers to swift justice, and send a signal throughout the region / that Indians can no longer be ... -year legal process, 10the Venezuelan state / agreed to the Inter-American Commission / on Human Rights

리포트 | 2페이지 | 1,000원 | 등록일 2014.02.23

다운로드 장바구니
ASCB mini symposium 4

extracellular signals to a diverse range of cellular responses such as proliferation, differentiation ... been shown to play important roles in regulating diverse biological processes, including cell growth

리포트 | 9페이지 | 1,000원 | 등록일 2012.04.24

다운로드 장바구니

이전10개 62 63 64 65 666768 69 70 71 다음10개

파워링크

신청하기