"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,301-1,320 / 2,110건

[한남대]컴퓨터구조 실험과제

1(AND)LED8(OR)000*************010111111실험과제 2.2조건 1. NOT gate와 AND gete 및 OR gate를 사용하여 디지털 논리 회로 ... 실험과제 2.13개의 입력을 받아 AND 와 OR 동작을 하는 디지털 논리회로를 만들고, 이를 하드웨어적으로 구현하시오.조건1. 3개의 KEY 값을 입력받아 제시된 KEY 값 ... ", C="1"II. B="1", C="0"III. A="0"실험과제 2.3함수 F(a,b,c,d)=→m(1,5,6,10,13,14)로 주어질 때 이에 대한 디지털 논리회로를 만들

리포트 | 5페이지 | 1,000원 | 등록일 2011.11.20

다운로드 장바구니
실험11 인버터시험예비

11. 인버터 시험1. 실험 목적 : 인버터의 기본 동작을 이해하고, PWM을 통한 교류 출력파형을 관찰한다.2. 관련이론(1) 인버터인버터는 일정 또는 가변 직류 전원 ... 펄스의 폭을 차례로 변환시키는 방식을 정현파 PWM이라 부르고, 저주파 영역의 모터 토크리플이 작으므로 최근에는 이 방식이 주류가 되고 있다.3. 실험 기기UNItr@in ... source isrequired.Two identical capacitors are required.Gating signals and output voltage of

리포트 | 6페이지 | 3,000원 | 등록일 2013.12.31

다운로드 장바구니
MOSFET 예비

실제 I_D -V_DS 그래프 (4) 실험회로 1에서 I _{D} -V _{GS}` `,``I _{D} -V _{DS} ` 사이의 관계를 공부하고, PSpice를 이용하여 실험회로 ... 예습에 사용된 Mbreak의 변수값은 L=120u, M=1, W=1.2u 로 입력하였습니다. 8.8 실험 절차 및 결과 보고 (1) 실험회로 1에서 R_sig = 10k ... 1V부터는 포화상태로 볼 수 있다. 따라서 문턱전압( V_th)은 1V로 추측 가능하다. (6) 실험회로 2에서 R_sig를 10 k OMEGA로 고정하고, V_DD는 12 V

리포트 | 11페이지 | 2,500원 | 등록일 2014.06.10 | 수정일 2022.11.04

다운로드 장바구니
73진 엔진 카운터

로 내부회로가 외부단자와 연결되어 있지 않을 의미한다. 그대로 두면 된다.3.3 74LS08 - Quad 2-Input AND Gates이 소자의 경우 AND Gates들로 구성이 되 ... 된다는 것에 대해 알았고 74LS08 소자(AND gate)를 이용하여 검출 회로를 어떻게 만드는가에 따라 원하는 숫자의 카운터를 만들 수 있게 되었다. 또 7-Segment 소자 ... 1. 설계 목적수업(실험)시간에 많은 IC소자들을 사용하여 IC소자들의 사용 방법과 동작 원리를 익힐 수 있었다. 74LS47, 74LS90, 74LS08, 7-Segment

리포트 | 6페이지 | 3,500원 | 등록일 2012.10.30

다운로드 장바구니
[논실]예비6, 200820126, 안효중, 4조

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.10.12과목명: 논리회로실험교수명 ... gate와 1개의 NOT gate를 이용해 D F/F을 구성해 보는 실험이다. C가 H일 때 입력된 D값에 따라 Q가 결정되고, C가 L이 되면 이전의 값을 유지한다는 것을 실험 ... 으로 확인해 본다.③ D F/F (IC 이용)→ 실험 2번과 같은 형태이지만 74HC574 1개를 이용해 D F/F를 구성해 본다. 실험 2와 같은 내용의 회로이기 때문에 같은 결과

리포트 | 3페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
디지털로직실험 8장 논리 회로 간소화

실험8논리회로 간소화● 실험 목표□ BCD 무효코드 검출기에 대한 진리표 작성.□ 카르노 맵(Karnaugh map)을 이용한 표현식의 간소화.□ 간소화된 표현식을 구현하는 회로 ... 구성 밑 테스트.□ 회로 내의 ‘결함’에 대한 영향 예측● 사용 부품7400 NAND게이트LED저항:330Ω 1개, 1.0㏀ 4개4조 DIP스위치 1개● 실험 순서BCD 무효코드 ... 한다. 그림 8-4의 회로는 실험 순서 3의 표현식을 구현한 회로이긴 하지만, 출력은 전류를 유출(source)이 아닌 유입(sink)하기 위하여 반전되어 있다.5. 그림 8-4의 회로

리포트 | 7페이지 | 3,000원 | 등록일 2013.06.22

다운로드 장바구니
디지털 회로 설계-도어락

2009학년도 2학기 “디지털 회로 설계” 설계 프로젝트 최종보고서1디지털 도어락Digital Door lock김경준(20092450), 김우철(20094321), 박용민 ... use the xor gate , and plus not gate. Compare the value is correct ,always comes out 1.Keywords ... “디지털 회로 설계” 설계 프로젝트 최종보고서지금 시대는 흔히 IT시대라고 한다. IT강국이라는 타이틀 안에 우리의 생활은 그만큼 빨라지고 있다는 것은 사실이다. 빨라지는 생활

리포트 | 5페이지 | 2,000원 | 등록일 2013.11.01

다운로드 장바구니
MOSFET를 이용한 Digital Loagic Gate( AND, OR GATE )설계

는 설계의 임하는 태도에 문제점이 있는 것 같다. 조금 더 성실한 자세로 설계에 임하여서 최소한의 오차를 이끌어 내서 설계를 해야 하는 것이 우리가 갖추어 할 것이다.전자 회로 실험II최종 설계 과제 보고서< MOSFET를 이용한 Digital Loagic Gate > ... 는 와 같은 것을 확인 할 수 있다.3장 Pspice Simulation1) PMOS를 이용한 AND Gate2) NMOS를 이용한 AND Gate4장 실험결과1) NMOS 를 이용 ... 한 AND Gate2) NMOS를 이용한 OR Gate5장 모의실험과 실제실험의 비교 및 오차 분석1) NMOS 를 이용한 AND GateNMOS 를 이용한 AND GateV1(V

리포트 | 13페이지 | 1,000원 | 등록일 2011.06.07

다운로드 장바구니
MUX&DEMUX 결과레포트

1. 실험제목: MUX & DEMUX2. 실험방법 및 결과1) MUX(a) (b)① 회로를 구성하라.< a의 회로를 breadboard에시연> < b의 회로를 breadboard ... 한것이며, b는 회로 소자자체가 MUX 이다. 그러므로, 위의 표를 비교하면 a 와 b의 실험값이 같음을 알수 있다.2) DEMUX( a ) ( b )① 회로를 구성하라.< a ... mV< b 의 이론표 > < b 의 실험표 >=> Demultiplexer는 Multiplexer와 정반대 기능을 수행하는 조합 논리 회로이다. 여러 개의 출력 중에서 하나를 선택

리포트 | 7페이지 | 1,000원 | 등록일 2012.11.22

다운로드 장바구니
[Lab#2]논리게이트 회로 실습

-input NAND gate 조합회로?그림과 같은 2-input NAND게이트 조합회로를 구성하고 결과를 구하시오. 구한 결과는 어떤 논리와 동일한가??MultiSIM 회로도를 완성한 후 ... 화가 된 NAND게이트이다.[실습 5] 다음 그림의 7400 NAND-7432 OR gate 조합회로의 진리표를 완성하시오?아래 회로를 구성하여 입력 0000~1111에 대한 진리표 ... gate를 통하여 출력을 구하고자 한다. 회로를 구성하고 16개의 입력에 대한 출력을 구하고, 입력 논리에 대한 결과를 설명해 보시오.?MultiSIM 회로도를 완성한 후 캡쳐하

리포트 | 16페이지 | 1,000원 | 등록일 2011.06.01

다운로드 장바구니
실험4결과[1].MUX&DEMUX

1. 실험 결과실험1. 멀티플렉서Enable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 구성한다. 여기서, E가 enable 입력이고 ... . Multiplexer 진리표- NAND gate와 Inverter를 이용해 MUX를 구성하고 그 기능을 알아보는 실험이었다. 입력은 크게 Enable 입력, 선택 입력, 데이터 입력 ... +5+5L0+500+500H0+5+50+5+5+5L0+5+5+5000H표 2. 74HC153 진리표 – 계속- 1번 실험에서 NAND gate와 Inverter를 이용해 직접 전선

리포트 | 6페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
Lab1 motor

개의 모터를 구동 시킬 수 있다. 본 실험에서는 하나의 DC 모터를 쓰므로 그림에서 위쪽 부분만을 사용하여 회로를 구성하겠다. Control A라고 되어 있는 부분으로 ATmega ... Purpose이번 실험의 목적은 엘리베이터 위치 제어 시스템 구현을 위해 Microcontroller(이 실험에서는 ATmega128)을 사용하여 DC 모터를 제어하는 것이 ... 다. 이 실험은 1) Microcontroller 사용에 익숙해 지기, 2) PWM switching amplifier를 사용한 DC 모터 구현하기, 3) Optical encoder

리포트 | 18페이지 | 5,000원 | 등록일 2012.08.30

다운로드 장바구니
가산기와 감산기 실험

*실험 목적- 반 가산기와 전 가산기의 원리를 이해한다.- 가산기와 감산기의 동작을 확인한다..- 가산과 감산을 할 수 있는 회로를 설계하는 방법을 익힌다.*사용기기 및 부품 ... ·디지털 실험장치 (Digital Experiment System)·TTL 7400(quad 2-input NAND Gate), TLL 7404(Hex inverter)·TLL ... Diagram을 그리면 그림 6-10과 같다.실험 과정⑴ 그림 6-11과 같은 회로를 결선하고 입력 A, B에 따른 출력 S와 C를 측정하여 표 6-5를 완성하여라.⑵ 그림 6-12와 같

리포트 | 7페이지 | 1,000원 | 등록일 2011.09.06

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Subtractor & Arithmetic Logic Unit

컴퓨터 공학 기초 설계 및 실험2 보고서실험제목: Subtractor & Arithmetic Logic Unit제목 및 목적제목Subtractor & Arithmetic ... , XOR 등과 같은) 논리연산을 계산하는 디지털 회로이다.ALU는 opcode에 따라서 여러 가지 연산을 하는 장치이다.opcodeoperator000not A001not B010and ... & 차이always문장 안에서 기술할 때 다음과 같은 룰을 따르면 된다.플립플롭과 같은 저장(sequential)회로를 구현할 때는 ‘ 따라서 result=4’b0110이므로 n=0a

리포트 | 18페이지 | 1,500원 | 등록일 2015.04.12 | 수정일 2016.03.12

다운로드 장바구니
전원에 인덕턴스 성분이 있는 경우레포트(전력전자)

에 가해져야 한다.{{위에 그림은 SCR의 turn off 상태를 보여주고 있다.-실험 결과-회로도에서는 첫 번째 L값에는 0.001h을 주고 두 번째 L값에서는 0.1h 값으로 주 ... 을 찾아본다. 아래의 회로도가 실험할 회로도의 모습이다.{이 회로도에서 저항값을 3번의 임의로 인가하여 시뮬레이션을 돌려보았다. 결과는 다음과 같다.첫 번째 실험 결과 (R값에 10 ... -층 반도체 다이오드와는 근본적으로 다르다. 이는 게이트(gate)라 하는 세 번째 단자에 의하여 정류기가 개방 상태에서 단락 상태로 스위칭되는 때를 결정하기 때문이다. 단순히

리포트 | 5페이지 | 1,000원 | 등록일 2012.12.11

다운로드 장바구니
아주대학교 논리회로실험 실험9 예비보고서

WritingHHLLLHHLStore-DisableOutputsHHXH4. 실험과정 및 예상결과실험 1. 2-bit RAM① 위의 사진과 같이 회로를 구성한 후에 Logic gate에 입력값 ... 1. 실험목적반도체 memory의 기본적인 동작 원리를 알아보고 64-bit 기억 소자의 동작을 실험을 통해 확인한다.2. 실험이론메모리의 사용메모리는 한 개 이상의 정보를 저장 ... 기 회로를 갖춘 마그네틱 테입이 대형 메모리의 예인데, 보통10 ^{12} 정도의용량을 갖고 있다.컴퓨터의 메모리는 주 메모리와 파일 메모리로 나뉜다. 주 메모리는 고속 반도체

리포트 | 8페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
실험3결과[1].가산기와감산기

이고, 그 식을 회로로 구현한 것이 위에 첨부된 회로이다. D는 세개의 신호를 XOR연산한 것이고, B는 Bool식대로 gate를 조합한 것이다. 실험에서는 2-input gate ... 1. 실험 결과예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.회로 SEQ 회로 \* ARABIC 1. 반가산기그림 SEQ 그림 \* ARABIC 1. 반가산기 출력 ... 을 출력하는 회로를 만들고 확인해보는 실험이었다. 그 결과, Sum은 A,B가 서로 다를 때에만 1을 출력하고 Carry는 A,B가 둘 다 1일 때에만 1을 출력한다는 것을 알 수

리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
판매자 표지

1.Basic Gates[예비]

1. 실험방법 (1)에서처럼 2-input gate를 이용하여 3-input OR, NAND, NOR gate를 실 험하려 한다. 각각의 logic diagram을 그려라.① 3 ... -input OR Gate② 3-input NAND Gate③ 3-input NOR Gate2. 실험 (3)의 logic diagram에서 출력 X, Y, Z에 대한 Boolean ... tableABXLLLLHHHLHHHHABYLLLLHHHLHHHHABZLLLLHHHLLHHL3. 실험 (4)에 대해서도 (2)와 같은 과정을 반복하라.(a)① Boolean equation:,,,② Truth

리포트 | 4페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
전자공학실험1 결과(9장)

전자공학실험1- 결과보고서 -[9장. 래치와 플립플롭]( 개 정 판 )1. SR latch(DM74LS02 Quad 2-Input NOR Gate)① 위의 회로를 구성한 다음 ... 회로를 구성한다. 키트를 이용했는데 Vcc와 GND, 스위치(SW20,SW21)을 사용하였다. 실험을 하다가 실수가 조금 있었는데 출력값이 계속 반대로 나오길래 여러번 바꿔도 보 ... 로 되는지 확인하고 그 반대 경우로 만드는 회로를 구성하고 실험한다.실험결과로는 S=R=1에서 S=R=0 으로 바뀔 때=0,=1 이 되었는데 이는 S와 R의 입력중에 S 입력에 0

리포트 | 8페이지 | 1,000원 | 등록일 2012.04.08

다운로드 장바구니
기초실험및설계 : 기본 논리 게이트 예비보고서

기본 게이트 예비보고서1. 실험목표디지털 소자인 게이트의 종류와 역할에 대해 알아본다.게이트로 회로를 구성해보고 동작을 확인한다.2. 실험이론1) Digital ... 다. 디지털 시스템에서는 회로의 신호들을 Discrete value로 다루므로 입력에 대한 출력이 정확하다. 예를 들어 0V와 5V 두 값에 대해서만 다루는 디지털 시스템은 회로 ... 다. 이것을 Boolean algebra라고 하며, Switching algebra라고도 한다. 회로의 어떤 입력이나 출력 값을 Boolean variable X로 나타내면 이 변수

리포트 | 3페이지 | 1,000원 | 등록일 2011.12.28

다운로드 장바구니

이전10개 61 62 63 64 656667 68 69 70 다음10개

파워링크

신청하기