가산기와 감산기 실험

저작시기 2011.01 |등록일 2011.09.06 한글파일한컴오피스 (hwp) | 7페이지 | 가격 1,000원
다운로드
장바구니관심자료
상세신규 배너

소개글

가산기와 감산기 실험보고서입니다 !
참고하시고 좋은성적 받으세요

목차

*실험 목적
*사용기기 및 부품
*관련 이론
*실험 데이터

본문내용

*실험 목적
- 반 가산기와 전 가산기의 원리를 이해한다.
- 가산기와 감산기의 동작을 확인한다..
- 가산과 감산을 할 수 있는 회로를 설계하는 방법을 익힌다.

*사용기기 및 부품
·디지털 실험장치 (Digital Experiment System)
·TTL 7400(quad 2-input NAND Gate), TLL 7404(Hex inverter)
·TLL 7408(quad 2-input AND Gate), TLL 7432(quad 2-input OR Gate)
·TLL 7486(quad 2-input XOR Gate)

*관련 이론
(1) 반 가산기
2 진수로 표시된 두 개의 수를 합해서 얻어진 가산기를 반 가산기라 한다. 이 때 두 개의 수 A, B를 합해서 나온 합과 자리올림이 발생한다. 이와 같은 진리를 만족하는 표는 표 6-1과 같다.




표 6-1의 진리표를 만족시키는 논리식은 식 (6-1), (6-2)와 같다.




이 논리식을 만족시키는 회로가 그림 6-1의 반 가산기 회로이며, 그림 6-2는 이 반 가산기의 기호를 나타내고 있다.





⑵ 전 가산기
2진수로 표시한 2개의 수 이외에 아랫자리에서 발생한 자리올림수까지도 합해 주도록 하는 가산기를 전 가산기라 한다. 이것을 2진수와 변수로 가산하는 예를 (a), (b)에 보였으며 진리표는 표 6-2와 같다.

참고 자료

없음
  • 구매평가(0)
  • 구매문의(0)
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.

      찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

      더보기
      상세하단 배너
      우수 콘텐츠 서비스 품질인증 획득
      최근 본 자료더보기
      상세우측 배너
      가산기와 감산기 실험
      페이지
      만족도 조사

      페이지 사용에 불편하신 점이 있으십니까?

      의견 보내기