"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,321-1,340 / 2,110건

서강대학교 전자공학과 4학기(2학년 2학기)의 디지털논리회로실험 레포트입니다

1. 제목Lab 2. Digital Logic Gates2. 실험 목적(1) TTL 및 CMOS logic gates의 동작 원리를 확인한다. Logic level과 noise ... 과 활용 방법을 익힌다.(4) FPGA를 이용해 간단한 논리 회로를 구현하고 동작을 확인한다.1. 제목Lab 3. Decoders and Encoders2. 실험 목적(1) 일반적인 ... (display devices)의 동작원리를 이해한다. 5. 토의1학기 때 이론으로 배운 gate 와 소자들에 대해 직접 실험을 해보았다. 디지털 오실로스코프의 사용이 서툴러

리포트 | 9페이지 | 2,000원 | 등록일 2011.03.27 | 수정일 2021.09.20

다운로드 장바구니
논리예비6 래치와 플립플롭

는 회로를 쌍안정 회로(bistable-circuit)라고 한다. 스위치로 말하면 토글 스위치이다. 가장 간단한 플립플롭은 NAND 게이트(NAND gate)를 사용한 것이 ... 실험 6. 래치와 플립플롭(Latch & Flip-Flop)1. 실험목적- 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 실험이론74HC04, 74HC ... 논리회로이다. Latch는 하나의 데이터 입력, 하나의 클럭 입력 그리고 하나의 출력을 갖는다. 클럭 입력이 활성화되면, 입력되고 있는 데이터가 입수되어 저장되고, 즉시 또는 클럭

리포트 | 6페이지 | 1,000원 | 등록일 2012.12.23 | 수정일 2013.11.07

다운로드 장바구니
아주대논리회로실험 5장.인코더디코더 결과

실험5. 디코더와 인코더실험4. 인코딩 - 10진 / Excess-3코드실험4. 인코딩 - 10진 / Excess-3코드▲ Bread board에 회로를 구성한 모습예비보고서 ... 의 입력에 따라 출력되는 D값이 하나만 대응된다. 실험에서는 Enable입력은 따로 주지 않았지만 enable 입력을 갖는 2x4디코더도 설계 가능하다. 따라서 not gate ... 는 입력된 신호를 2진수로 숫자화 해서 표현하게 되는 것을 볼 수 있다. 하지만 이 실험에서 사용된 회로는 EXCESS-3 코드로 동작하는 회로이다. 따라서 본래의 10진 인코더에

리포트 | 8페이지 | 2,000원 | 등록일 2011.12.21

다운로드 장바구니
결과보고서 실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)

ounter)의 구조와 동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법도 알아본다.< 실험 과정 및 결과 >1) 시프트 레지스터(1) 그림 1의 회로를 구성하라. 스위치 ... 가 한 번에 한 차례씩 이동하는 기억 소자로, 우리가 실험한 것은 오른쪽으로 이동하는 것을 확인 할 수 있기 때문에shift-right 레지스터이다.2) 집적회로 시프트 레지스터이 ... 여 표 5를 완성하라.Shift PulseL0L1L2L3L40LLDDD1DLLDD2DDLLD3DDDLL4LDDDL5LLDDD6DLLDD7DDLLD→ 실험은 집적회로 시프트 레지스터

리포트 | 5페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
5.Digital Circuit 2 Adder & Comparator(7483,7485,7447)

아니였다. 소자의 핀의 역할도 제대로 알지도 못한 채 실험내용만 성공하였다고 안심한 것이 이러한 결과를 초래했다. 그래도 구현을 하는데 있어서 성공하여 많이 기뻤다. 회로가 많이 ... 다.이번 실험을 통하여 RBI, RBO에 대한 내용도 알게 되었고, 다음부터 데이터 시트를 보고 역할까지 공부해야겠다는 생각이 잡혀서, 조금이나마 발전이 되었다고 생각한다.전자회로 실험1PAGE \* MERGEFORMAT1 | 페이지 ... -----------------------------------------------------------실험목적Adder 와 Comparator의 동작원리를 이해한다.FND

리포트 | 6페이지 | 1,000원 | 등록일 2013.07.23

다운로드 장바구니
[토끼] 기본논리회로 및 부울 대수, 회로의 간소화 및 Exclusive OR 회로

회로인 AND, OR, NOT(Inverter) Gate에 대하여 공부한다.부울 대수의 공리 및 정리를 이용하여 두 회로가 같음을 증명하고 실험을 통하여 제작함으로써 이를 확인 ... 실험5) F=(1,2,3,4,5,7)을 k-map을 이용해 부울함수를 유도하고 유도한 부울함수를 NAND gate로만 회로를 구성하여 시뮬레이션 결과와 비교하라.F = ∑ABCD ... 식대로 그린 스키메틱 >< 간소화 하기 전 시뮬레이션 >이를 다시 NAND gate만으로 회로를 효율적으로 구성하면 스키메틱과 시뮬레이션은 아래와 같다.A. Data실험1-(b)AB.

리포트 | 42페이지 | 5,000원 | 등록일 2011.04.10 | 수정일 2020.07.10

다운로드 장바구니
논리회로실험 실험2 Electrical feature of CMOS semiconductor 결과보고서

up/Pull down)? 실험 결과 :- 회로에서 두 채널 사이에 Not gate를 2개 통과한다. 따라서오실로스코프에서 확인할 수 있는 두 채널간의 시간지연은2t _{pd}2 ... 에 higC만 다른 회로구성이다.- 앞선 실험과 마찬가지로 도선과 서플라이 간에 접점과 프로브와 도선과의 접점을 흔들거나 조작할 때 그래프의 점의 커지고 오차가 커져서 그래프를 판단할 수 ... _{`9.6% ◈ 실험 3-2 : CMOS의 DC 특성 확인(Rp 계산)? 회로구성 사진 :- 결손도와 같이 회로를 구성하였다.- 74HC04를 사용한다. 디지털 멀티미터를 이용

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
강유전체

있으며, 별도의 캐퍼시터를 필요로 하지 않기 때문에 소자의 집적도를 높이는데 유리하다.◎ 실험 방법 및 절차0. 우선 실험에 앞서 실험 도구를 준비한다. (오실로스코프, 회로 ... 회로 구성BDGHCFAOOE◎ 실험결과 및 그래프그림 7 실험 그래프실험을 통해 얻은 Vx, Vy를 실험식에 대입하여 E, P 값을 구하고 이 값을 통해서 그래프를 그릴 수 있 ... ?□ DRAM이란?디지털 정보는 0과1로 표현 된다. 0 또는 1을 나타내는 한 개의 정보 단위를 비트라 한다. 디램은 이 비트를 집적회로(IC) 안에 각기 분리된 축전지에 담긴

리포트 | 6페이지 | 1,000원 | 등록일 2012.11.15

다운로드 장바구니
MOSFET DC Characteristic and Bias 예비레포트

한다.가. 증가형 MOSFET을 포화 영역에서 안정하게 동작시키기 위한 바이어싱 회로를 실험을 통해 이해한다.1. 실험 부품 및 사용기기. 0-15직류 전원공급장치가. 브레드 보드나. 2현상 ... 에서 전류가 흐름을 보이는 실험이다.가. 를 0V로 고정을 시킨 상태에서를 0~5V까지 0.5V간격으로 증가시키면서 drain에 흐르는 전류()를 측정한다.나. 회로도[회로 1]다 ... 0. 실험목적. 포화 영역에서 동작하는 증가형(enhancement-type) 금속-산화물 반도체 전계-효과 트랜지스터(MOSFET)의 단자 특성을 실험을 통해 이해

리포트 | 8페이지 | 1,000원 | 등록일 2011.05.02

다운로드 장바구니
실험2 예비보고서 실험 2. CMOS 회로의 전기적 특성

실험 2. CMOS 회로의 전기적 특성1. 목적High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.2. 이론 ... CMOS와 TTL을 이용한 Schmitt-Trigger의 회로의 구성과 동작원리를 통한 히스테리시스를 살펴본다.Schmitt-Trigger inverter의 특징Schmitt ... 을 이용한 Schmitt-Trigger그림과 같이 인버터 2개를 종속 접속하고 출력의 일부를 입력에 feed back 시킨 회로이다. Q2가 차단될 만큼 입력이 충분히 낮으면 RL

리포트 | 9페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
Basic Gates

00010010010001101000101011001110고찰이번 실험 1의 내용은 논리회로에서 다루게 될 Basic Gate를 이용하여 회로를 구성한 후에 그의 결과값을 확인하여, 진리표를 작성하고, 이 ... 실험1. Basic Gates1. 실험의 목표 :(1) 기본적인 logic gates(AND, OR, NOT, NOR, XOR)에 대하여 이해한다.(2) 이러한 logic ... gates로 구성한 logic 회로를 통해서 Boolean equation 과 Demorgan 의 이론에 대해서 안다.2. 이론(1) basic gates 종류와 구성gate 종류구성

리포트 | 10페이지 | 1,000원 | 등록일 2010.12.20

다운로드 장바구니
순차회로 해석과 설계(결과)

시스템 제어공학과&아날로그 및 디지털 회로실험, 금요일 1,2,3,4교시차 례1.목 적2.서 론3.이 론4.실 험 기 기 및 부 품5.실 험 결 과6.오 차 요 인7.결 론8.참 ... 한 순차회로를 해석하는 방법과 반대로 설계하는 절차를 알아보고, 실험 결과를 통해 확인한다.1. 서 론현재상태 입력J K다음상태출 력Z0 0 0000 0 1000 1 0100 1 ... flipflops with preset and clear⑪ 74LS75 : 4-Bit D Latch4. 실험 결과그림 5. 실험 9-1-(4)의 회로도그림 5의 회로처럼 결선하고, 각 입력

리포트 | 5페이지 | 1,000원 | 등록일 2012.07.03

다운로드 장바구니
3.반가산기 및 전가산기

하여 그림 3-2에 그려라.이렇게 구성할 수 있다.(6)그림 3-2에 작성한 회로 그림을 Gate를 이용해 연결하고 실험한 결과표를 표 3-6에 기록하여라.입력출력ABCSC(i+1 ... 년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목3반가산기 및 전가산기실험 일자제출자 이름제출자 학번팀원 이름팀원 학번Chapter 1. 관련 이론 ... 01001110AB01000101(2) 표 3-3에서 간략화 된 반가산기를 Gate를 이용하여 그림 3-1에 그려라.이렇게 구성할 수 있다.(3)그림 3-1에 작성한 회로 그림

리포트 | 6페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
[공학]논리회로 설계) Exclusive-OR Gate (7486),그레이 코드

Gate (7402)3. 실험? Exclusive-OR 게이트와 Exclusive-NOR 게이트? 실험내용1) 그림 1과 같이 회로를 구성하고 출력 상태를 측정하여 표-1에 기록하시 ... 1. 실험목표? 논리 게이트를 구현하여 출력 상태를 기록하고, 다른 논리게이트와 비교 해 본다.패리티 비트 검사기 회로와 그레이 코드(Gray Code) 변환기 회로가 어떤 기능 ... 을 하는지 알아본다.2. 실험 이론? Basic? 논리 게이트는 디지털 회로를 만드는데 있어 가장 기본적인 요소이다. 대부분의 논리 게이트들은 두 개의 입력과 한 개의 출력

리포트 | 6페이지 | 1,000원 | 등록일 2006.10.16

다운로드 장바구니
[아주대] 논리회로실험 2장 결과(CMOS 회로의 전기적 특성)

의 회로처럼 CMOS의 전기적 동작에서 내부 저항 값 중R _{p}을 구하는 실험 이었다. 즉, gate전압에 LOW가 인가되면 n채널을 차단시키고 p채널은 열어주어 p채널의 저항 ... The Resulting ReportExperiment 2 ? CMOS 회로의 전기적 특성OBJECTIVES이 실험을 통하여 schmitt-trigger inverter 소자 ... 었다.PROCEDURES & RESULTS< 실험 1 >회로도실제 실험 사진예상 실험 결과 값실제 결과 값이 회로를 실험 전 미리 작성한 결선도를 보고 만든 뒤에 ch1의 전압 값을 천천히

리포트 | 7페이지 | 2,000원 | 등록일 2013.09.15

다운로드 장바구니
논리회로실험) 부울대수의 간소화(1) 결과보고서

결 과 보 고 서4주차실험 3 : 부울대수의 간소화(1)- Schematic 이용1. 실험 과정* 본 실험은 ① F = AB' + A'B'C, ② S = B'( A + C ... ②과정 5 : S = B' (A + C) 결과 값 확인InputOutputABCXYS000100001111010000011010100111101111110010111010* 실험 ... 로 결과 값을 비교하여 두 개의 결과 값이 같음을 증명 하는 실험이다 . 이 실험의 목적은 부울 대수를 간소화 하였을 때 간소화 전과 간소화 후 의 결과 값이 정말 같은 지 확인

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
판매자 표지

7.복호기와 부호기[결과]

하는 NAND gate의 출력값이 0이 되었다. 따라서 2단 2진 카운터를 이용하여 0부터 3까지의 수를 디코딩했음을 알 수 있다.(2) 3진 카운터①시뮬레이션 결과②실험결과☞ 앞서 실험 ... 를 취한다. 위의 회로를 구성하여 출력파형을 관찰한 결과는 아래와 같다.②실험결과☞ 실험에서는 십진수 0, 5, 7에 대한 출력파형을 관찰하였는데, 위의 결과를 보면 각 수에 해당 ... -결과 보고서-1. 실험결과(1) 2단 2진 카운터①시뮬레이션 결과②실험결과BAA'B' (0)AB' (1)A'B (2)AB (3)0*************1101111110

리포트 | 7페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
Series and parallel diode configurations

1. 실험 목적 및 기초 이론1) 실험 목적직렬 및 병렬로 구성된 다이오드 회로의 해석 능력을 개발한다.2) 기초 이론? Threshold Voltage? Series ... 반비례한다는 것이다.XYZ*************. AND Gate논리AND게이트진리표Logic Gate는 디지털 회로를 만드는데 있어 가장 기본적인 요소이다.기본 Logic ... & Parallel configuration? Logic AND gate & OR gate? Bridge configuration2. Threshold Voltage (문턱전압)P형 반도체

리포트 | 2페이지 | 1,000원 | 등록일 2011.05.20

다운로드 장바구니
실험4예비[1].MUX&DEMUX

역할을 하는 A와 B는 Inverter와 연결된다. 그리고 각 AND gate는 A와 B를 바로 입력회로 SEQ 회로 \* ARABIC 1. MUX받거나 Inverter 후에 입력 ... 진리표74HC139: 실험에서 사용할 DEMUX IC로 VCC와 GND를 제외한 14개의 핀으로 이루어져 있다. 위에 회로도에서 D라고 표현한 Data를 Enable핀이라고도 부르 ... . Gate로 만든 MUX4x1 멀티플렉서 IC인 74HC153을 이용하여 다음 회로를 구성한다.회로 SEQ 회로 \* ARABIC 4. 74HC153을 이용한 MUX입력출력ES1

리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
전자회로실험 전압이득 10인 CS증폭기 설계 보고서

설계보고서설계10. 전압이득 10인CS증폭기 설계20080653212조권태영Source 단자: 접지Drain 단자: 출력Gate 단자: 입력1. 설계 이론-AC 등가회로 구성시 ... 하는 DC Gate전압을 얻는다.-AC 와 DC 를 분리하기 위해 캐패시터를입력단과 출력단에 연결한다.-전압이득(부하연결)Av=-gm(ro//RD//RL)2. 시뮬레이션 결과= 전압 ... 를 출력, Gate 단자를 입력으로 둔 뒤에 시뮬레이션 돌린 결과 위와 같은 파형이 나왔습니다. 전압이득은로써 약 18배의 증폭률을 보였습니다. 이를 통해와 접지 사이에 분배저항

리포트 | 3페이지 | 1,000원 | 등록일 2012.06.24

다운로드 장바구니

이전10개 62 63 64 65 666768 69 70 71 다음10개

파워링크

신청하기