• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(629)
  • 리포트(581)
  • 자기소개서(43)
  • 시험자료(2)
  • 서식(1)
  • 방송통신대(1)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설1 1주차 전전설3 전전설2 프로젝트 전전설1 전전설2 1주차 전전설2 계산기
판매자 표지는 다운로드시 포함되지 않습니다.

"시립대 설계실험" 검색결과 101-120 / 629건

  • 자료 표지
    시립대 전자전기컴퓨터설계실험1 8주차 예비레포트
    를 설계할 때, 대부분은 양전원과 음전원를 사용한다. 이렇게 되면 단자는 Vs+, Vs-, GND(기준접압 0)을 사용한다. 이렇게 되면 신호의 GND와 전원의 GND가 같기 때문 ... 연산증폭기의 응용_pre제출날짜 : 2015년 4월 20일담당교수 :담당조교 :학번 :이름 :서론실험 목적이론적 배경실험장비 및 부품실험방법사전조사실험방법참고문헌서론실험 목적연산 ... 증폭기(반전증폭기, 비반전증폭기, 미분기, 적분기, 전압 팔로워, 반전가산기) 의 원리를 이해해야 한다. 또한 실험을 통해서 각종 OP-Amp를 접해보고 여러 종류의 OP-Amp
    리포트 | 25페이지 | 2,500원 | 등록일 2016.03.06
    다운로드 장바구니
  • 자료 표지
    시립대 전자전기컴퓨터설계실험1 7주차 결과레포트
    노드해석, 메쉬해석 그리고 중첩의 정리_post제출날짜 : 2015년 4월 20일담당교수 :담당조교 :학번 :이름 :서론실험 목적이론적 배경실험장비 및 부품실험 결과토론결론참고 ... 문헌서론실험 목적Nodal Analysis와 Mesh Analysis를 통해 저항과 전원으로 구성된 회로를 해석하고 실험을 통해 확인하고, superposition의 원리를 익힌다 ... . 그 실험 결과를 PSpice로 분석한 결과와 비교한다.이론적 배경Nodal analysis- node는 두 개 이상의 회로 소자가 모이는 점-Node voltage : node
    리포트 | 21페이지 | 2,000원 | 등록일 2016.03.06
    다운로드 장바구니
  • 자료 표지
    시립대 전자전기컴퓨터설계실험1 3주차 결과레포트
    전자전기컴퓨터공학 설계 및 실험 I신호발생기, 오실로스코프의 사용법 1_post제출날짜 : 2015년 3월 23일담당교수 :담당조교 :학번 :이름 :내용 TOC \o "1-3 ... 이 발생하면서 오차가 생기는 경우 즉, 어쩔 수 없는 오차가 대부분이지만, 실험에서 미숙한 실험장비의 사용으로 오차가 매우 크게 나타났다. 실험을 하면서 측정을 할 때를 제외하고는 회로 ... " 가.실험의 목적 PAGEREF _Toc414228936 \h 2 Hyperlink \l "_Toc414228937" 나.실험 이론 PAGEREF _Toc414228937 \h 2
    리포트 | 21페이지 | 1,500원 | 등록일 2016.03.06
    다운로드 장바구니
  • 자료 표지
    시립대 전자전기컴퓨터설계실험1 2주차 예비레포트
    전자전기컴퓨터공학 설계 및 실험 I개요와 계측기 1 (전압전류원, DVM)_pre2015년 3월 8일내용 TOC \o "1-3" \h \z \u Hyperlink \l "_Toc ... 413611577" 1.서론 PAGEREF _Toc413611577 \h 2 Hyperlink \l "_Toc413611578" 가.실험의 목적 PAGEREF _Toc ... 413611578 \h 2 Hyperlink \l "_Toc413611579" 나.실험 이론 PAGEREF _Toc413611579 \h 2 Hyperlink \l "_Toc413611580
    리포트 | 11페이지 | 1,500원 | 등록일 2016.03.06
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ6주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016 ... 다.Reference교안 – Verilog HDL 실습 Lab#04 Combinational Logic Design, Arithmetic Logic and Comparator, 서울시립대학교. ... . 10. 17학번이름Professor조교Expected Results2-bit 2 * 1 Mux 설계2-bit 2 * 1 Mux Simulation Resultbus switch
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post
    실습 Lab#03 Verilog HDL, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ4주차. Verilog HDL실험 날짜2016. 9. 26학번이름Professor조교Expected ResultsAND Gate ... 하였다.Results경우의 수가 너무 많아 3개의 실험 결과만 첨부하면 다음과 같다.Only Input A1 = 1Input A1에 해당하는 bus switch 4만 올릴 경우, Sum
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre
    , Arithmetic Logic and Comparator, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ6주차. Combinational Logic Design Ⅱ Decoder, Encoder and Mux실험 날짜2016. 10 ... . 17학번이름Professor조교실험 소개실험 목적Decoder, Encoder, Mux의 Verilog 설계를 통해 Programming 능력을 향상하고 조합 논리 회로를 이해
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre
    Pre-lab Report전자전기컴퓨터설계실험Ⅱ5주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016 ... . 10. 10학번이름Professor조교실험 소개실험 목적연산을 이용한 Half-Adder, Full-Adder, 4-bit Full-Adder, Subtractor를 설계해본다 ... (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1] Half Adder 설계Add SourceSource Code모듈을 지정해주
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ5주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016 ... 고 Programming 하는 것이 더 간단할 수 있다.Reference교안 – Verilog HDL 실습 Lab#04 Combinational Logic Design, Arithmetic Logic and Comparator, 서울시립대학교. ... . 10. 10학번이름Professor조교Expected Results4-bit Full Adder Subtractor 설계4-bit Full Adder Subtractor
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제02주 Lab01 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ2주차. TTL gates Lab on BreadBoard실험 날짜2016. 9. 12학번이름Professor조교Expected ... Results실험 방법[실험 1] OR Gate 논리 회로 실험예상 결과A, B의 Input 중 둘 중 하나라도 High 상태이면, LED에 불이 들어와야 한다.[실험 2] XOR ... Gate 논리 회로 실험예상 결과A, B의 Input 상태가 반대일 때 LED에 불이 들어와야 한다.[실험 3] 반가산기 회로 실험예상 결과Sum에는 A, B의 상태가 다를 때
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Pre
    – Verilog HDL 실습 Lab#09 Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ10주차. Application Design Ⅱ - Text-LCD Control.실험 날짜2016. 11.14학번이름 ... FPGA Chip)Pre-Lab실험 방법[실험 1] Text LCD에 문자 표시Add Source레포트의 분량 축소 목적으로 소스코드의 이미지를 줄인다.Source Code크게 4개
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ3주차. 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital ... 하여, Combo-Ⅱ SE Board에서 동작을 확인 하였다. 이를 통해 Schematic 설계를 숙달할 수 있었으며, 실험을 통해 Development Tool의 작동 원리 ... - Lab#02 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital design tool, 서울시립대학교
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre
    Pre-lab Report전자전기컴퓨터설계실험Ⅱ4주차. Verilog HDL실험 날짜2016. 9. 26학번이름Professor조교실험 소개실험 목적HDL(Hardware ... Description Language)를 이용한 AND 및 NAND Gate 설계를 해보고, Verilog HDL 문법을 익힌다.실험에 필요한 배경 지식Verilog HDLHiLo ... Switch 2를 동시에 눌렀을 때에만 LED 1에 불이 꺼질 것임을 예상할 수 있다.Reference교안 – Verilog HDL 실습 Lab#03 Verilog HDL, 서울시립대학교
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Post
    Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ10주차. Application Design Ⅱ - Text-LCD Control.실험 날짜2016. 11.14학번이름 ... display를 shift할 경우, Cursor/Display Shift에서 S/C를 1로, R/L은 left shift의 경우 0, right shift의 경우 1로 두면 된다. 본 실험
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Post
    Post-lab Report전자전기컴퓨터설계실험Ⅱ11주차. Project, Digital Watch Counter.실험 날짜2016. 11.21학번이름Professor조교 ... 다.DiscussionDigital WatchPre-Lab의 source code로 실험한 결과, 분주한 clock을 다른 module 혹은 always 구문에서 사용할 경우 ... delay가 발생함을 확인하였다. 따라서 시간을 count up 하는 알고리즘을 internal clock인 1kHz로 수정하고 실험한 결과, 정상적으로 동작함을 확인
    리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Pre
    Pre-lab Report전자전기컴퓨터설계실험Ⅱ11주차. Project, Digital Watch Counter.실험 날짜2016. 11.21학번이름Professor조교 ... 3 FPGA Chip)Pre-Lab실험 방법Digital Watch Up CounterAdd SourceSource Code는 크게 네 부분으로 구성되어 있다.Source Code ... 를 up 하는 등 대부분의 always 구문에서 사용된다.Source Code – Part 2Digital watch를 count up 하고, 시간을 setting하는 always
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 final project Digital Clock 기능7개 전자전기컴퓨터설계실험2
    전자전기컴퓨터공학부 설계 및 실험2 Term project-최종보고서 Digital Clock 실 험 날 짜 학 번 이 름 Ⅰ. 서론 ------------------------ ... 다양하게 사용하여 추가 기능들을 설계하였다. 본 보고서에서는 DIGITAL CLOCK의 CODE설명과 함께 실제로 동작했을 때의 검증결과를 담았다. Ⅱ. 본론 1. 실험 장치 ... ---------------------------------------------------------------(3) 1. 실험 목적 ------------------------
    리포트 | 52페이지 | 6,000원 | 등록일 2020.07.28 | 수정일 2020.09.24
    다운로드 장바구니
  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 9주차 Lab09 결과 레포트 LCD Control 전자전기컴퓨터설계실험2,
    전자전기컴퓨터공학부 설계 및 실험2Post Lab-09Lab-09 LCD Control실 험 날 짜학 번이 름목차1. 실험 결과 ... 도록 설계설계조건Combo box 실험결과사진상으로 왼쪽으로 쉬프트 모습이 잘 찍히진 않았지만 실제 동작결과 잘 작동됨을 확인할 수 있었다.2. 토의본 실험의 토의에서는 코드 해석 ... 게 되었는데, 앞으로도 진행할 실험에서 어떤 내용인지 잘 숙지하고 있어야 제대로 된 실험을 진행할 수 있을 것이라 생각된다.4. 참고문헌전자전기컴퓨터설계실험2 교안PAGE \* MERGEFORMAT2
    리포트 | 17페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.11.11
    다운로드 장바구니
  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 9주차 Lab09 예비 레포트 LCD Control 전자전기컴퓨터설계실험2,
    전자전기컴퓨터공학부 설계 및 실험2Pre Lab-09Lab-09 LCD Control실 험 날 짜학 번이 름목차1. 실험 목적 ... 씩 슬라이딩 되도록 설계설계조건code5. 예상 결과본 실험은 Verilog HDL 언어를 사용하여 LCD를 제어하는 실험이다. 16 x 2 LCD module 배우고 어떻게 설계 ... 들을 잘 숙지하고 실험을 해야 원하는 결과를 얻을 수 있으리라 예상된다.6. 참고 문헌전자전기컴퓨터설계실험2 교안PAGE \* MERGEFORMAT2
    리포트 | 15페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.11.16
    다운로드 장바구니
  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 예비 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,
    실험에서도 순차회로에 대해서 학습한다. 그중 FSM인 Moore Machine 과 Mealy Machine을 Verilog HDL언어를 사용하여 설계하고 실험하여 state ... 전자전기컴퓨터공학부 설계 및 실험2Pre Lab-07Sequential Logic 2(Finite State Machine)실 험 날 짜학 번이 름목차1. 실험 목적 ... Logic을 설계하는 실험이다. FSM인 무어머신과 밀리머신을 배우고 어떻게 설계하는지 이해한 후 더 나아가가 응용과제까지 하게 된다. 이번 실험을 진행하기 전, 미리 코드를 작성
    리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
    다운로드 장바구니
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 12일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
12:02 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기