"시립대 설계실험"의 검색결과 입니다.

통합검색(629)
리포트(581)
자기소개서(43)
시험자료(2)
서식(1)
방송통신대(1)
ppt테마(1)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설1 1주차 전전설3 전전설2 프로젝트 전전설1 전전설2 1주차 전전설2 계산기

판매자 표지는 다운로드시 포함되지 않습니다.

"시립대 설계실험" 검색결과 21-40 / 629건

서울시립대 전자전기컴퓨터설계실험3 예비레포트 8주차

전자전기컴퓨터설계실험38주차 결과보고서학과 : 전자전기컴퓨터공학부학번 :이름 :MOSFET Circuit실험 목표MOSFET Transistor의 구조와 특성에 대해 알아보 ... ] 2010년도 1학기 전자전기컴퓨터설계실험 III의 MOSFET 회로에서 다루는트랜지스터는N-Channel MOSFET으로 2N7000P-Channel MOSFET으로 FDC ... 고, 실험을 통해 NMOSFET의 전압에 따른 동작을 살펴본다.실험 결과 (Simulation)■ MOSFETFigure SEQ Figure \* ARABIC 1. Basic s

리포트 | 14페이지 | 2,500원 | 등록일 2022.03.10

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험3 예비레포트 7주차

전자전기컴퓨터설계실험37주차 결과보고서학과 : 전자전기컴퓨터공학부학번 :이름 :Diode Circuit (Rectifier Circuit Design)실험 목표Diode의 정류 ... 특성을 이용하여 Half-Wave Rectifier와 Full-Wave Rectifier를 설계한다.실험 결과 (Simulation)■ Diode의 기본 개념Figure SEQ ... 과e rectifier를 설계하고, 입력 파형과 출력 파형의 관계를 알아 보았다. [실험1]에서는 Half-wave rectifier를 설계하였는데, diode를 3가지 경우

리포트 | 26페이지 | 2,500원 | 등록일 2022.03.10

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험3 예비레포트 10주차

전자전기컴퓨터설계실험310주차 결과보고서학과 : 전자전기컴퓨터공학부학번 :이름 :MOSFET Circuit (MOSFET Amplifier Circuit)실험 목표NMOS ... 트랜지스터를 사용한 Common-Source 증폭기 회로를 설계하고 입력에 대한 출력을 확인한다.실험 방법 및 예상 실험 결과(Simulation)다음은 실험에 사용한 2N7000 ... 다.결론 및 토의이번 실험은 NMOS를 이용하여 Common Source Amplifier를 설계하고 출력을 확인해보는 실험이었다.실험[2-1]은 Bias simulation

리포트 | 14페이지 | 2,500원 | 등록일 2022.03.10

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험3 예비레포트 1주차

전자전기컴퓨터설계실험31주차 결과보고서학과 : 전자전기컴퓨터공학부학번 :이름 :RC Circuit실험 목표RC 회로를 구성하고, 그 회로를 통해 Transient Response ... , 분석해본다.실험 결과 (Simulation)■ RC 회로 와 Low Pass FilterRC회로는 resistor(저항), capacitor(콘덴서)가 모두 포함된 회로이 ... 는 지점을 뜻한다.(∵전력은 제곱으로 나타낼 수 있으므로, P=(/R) )• -3dB bandwidth차단주파수에서 (이상적인 값)-(실제 실험 값) = 3dB 대역폭 차이가 나고, 이

리포트 | 9페이지 | 2,500원 | 등록일 2022.03.10

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험1 레포트(예비,결과/프로젝트 포함)

0.초록이번 실험의 목적은 전원공급기의 사용법과 멀티미터를 통해 저항, 전류, 전압을 측정하는 방법 그리고 breadboard(빵판)의 사용법을 익히는 것이 ... 에서 구했던 값들과 오차율 4% 내외로 실험이 잘 진행되었음을 알 수 있다.오차분석1.첫 번째 실험에서는 5가지의 저항값을 멀티 미터로 측정하였다. 그 결과 위와 같은 결과 ... 와 오차 값을 얻을 수 있었다. 저항 값 측정은 대부분 비교적 근접하게 오차율 3% 미만으로 나왔다. 이 사실은 이미 각 저항의 마지막 띠를 통해 오차범위를 표시하고 판단하여 알 수 있

리포트 | 12페이지 | 30,000원 | 등록일 2022.09.24

다운로드 장바구니
[비대면] 전자전기컴퓨터설계실험1 1주차 레포트 (시립대) (전전설)

전전컴설계실험-1예비리포트-1[1-1] 아래에 있는 저항의 값들이 어떻게 되는가?왼쪽 저항의 경우 첫번째 띠와 두번째 띠가 모두 자리값이 3인 주황색이고 세번째 띠가 갈색이 ... 이 병렬연결되는 것과 같다. 즉, 왼쪽과 오른쪽에서 각각 저항 1개밖에 없는 loop가 만들어지고 이는 KVL을 위반하므로 위와 같이 연결하면 안 된다.실험 내용[1-1] 저항 1 ... 었다)빨간색 프로브를 +극성쪽에 검정색 프로브를 -극성쪽에 댄 다는 것에 유의한다.우선 5kΩ 저항의 전압은 다음과 같이 측정할 수 있다.10kΩ 저항의 전압은 다음과 같이 측정할 수 있

리포트 | 8페이지 | 1,000원 | 등록일 2021.03.07

다운로드 장바구니
[비대면] 전자전기컴퓨터설계실험1 2주차 레포트 (시립대) (전전설1)

할만큼 큰 경우에 주로 High-Z를 사용한다는 것을 알 수 있다.[참고 문헌]서울시립대학교 에듀클래스 ‘전자전기컴퓨터설계실험1’수업 참고자료 Hyperlink "https://www ... 전전컴설계실험-1예비리포트-2예비보고서[예비 1] Function Generator Agilent 33220A의 매뉴얼을 참조하여 다음 사항에 대해 조사하시오.- 발생시킨 정현파 ... .5 × ≒ 0.955 V 이다. 실효치는 이다.실험 내용[실험 3] Function Generator를 이용하여 다음의 파형을 출력하고 Oscilloscope로 확인한다.이 때

리포트 | 7페이지 | 1,500원 | 등록일 2021.03.07

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

하였을 때 역시 결과는 이론적 진리표의 값과 동일했다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D ... 고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a ... testbench 시뮬레이션 결과 설계한 AND Gate의 동작을 확인하는 모습 (위에서부터 차례로 입력 AB의 값이 00, 01, 10, 11)- 실험 결과: 입력은 A(Button SW1

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+

Configuration까지 수행해서 동작을 확인하였을 때의 결과는 역시나 이론적 진리표의 값과 동일했다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M ... 하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 ... testbench 시뮬레이션 결과 설계한 2비트 2:1 MUX의 동작을 확인하는 모습- 실험 결과: 입력은 A[1:0](Bus SW1, 2), B[1:0](Bus SW7, 8

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

적인 진리표의 값과 일치하는 것을 확인할 수 있다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D ... 한다.나. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL ... Methods가. 실험 장비HBE Combo-II SE3. Result(1) [실습 1] AND GATE 로직 설계LogicPin 설계한 AND Gate의 동작을 확인하는 모습

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

pecified by the following Verilog description4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael. ... 논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a ... Pre-reportBasic Gates in Verilog날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어의 기본 사용법을 익히고 디지털

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) Net 자료형a. Net 자료형: 소자간의 물리 ... Pre-reportCombinational Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... 의 실행에 의해 좌변 variable에 값이 할당되는 소프트웨어적인 특성① 우변 수식의 event 발생과는 무관② 할당문들의 순서가 시뮬레이션 결과에 영향을 미칠 수 있음2. 실험

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab01(예비) / 2021년도(대면) / A+

회로, XOR 게이트 논리 회로, 반가산기 회로, 전가산기 회로를 설계 및 실험한다.나. 실험 이론(1) CMOS- CMOS(Complementary Metal Oxide ... Pre-reportDesign with TTL Gates날짜 :학번 :이름 :1. Introduction가. 실험의 목적TTL의 특성을 이해하고 그를 활용하여 OR 게이트 논리 ... 입력전압 범위와 격차가 크기 때문에 잡 음 여유도가 높다.- CMOS 소자의 또다른 특징은 게이트 입력단이 절연되어 있기 때문에 정전기에 의하여 파괴되기 쉽다는 것이다. 대부분

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+

Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1 ... Post-reportSequential Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... 을 증가/감소 시키는 회로이며, 주파수 분주기, 타이밍 제어신호 생성 등에 활용.- 동기식 계수기는 모든 플립플롭이 공통 클럭에 의하여 구동되어 설계가 용이하고 동작이 빠름.

리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+

multiplexer(MUX)의 형태이다.4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D. Ciletti(2016 ... 하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론 ... ). Digital Design with an Introducton to the Verilog HDL 5thedition3) 연세대학교 정보통신용 SoC설계연구실 Verilog 문법 교안4

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

diagramSource codeTestbench testbench 시뮬레이션 결과4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) 차재복(2019). 정보통신 ... Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1 ... 화 한다.⑤ 적절한 논리 회로도를 설계한다.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Prelab(1) In-Lab 실습 0/1의 코드를 작성

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) Net 자료형a. Net 자료형: 소자간 ... Post-reportCombinational Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... . Materials and Methods가. 실험 장비HBE Combo-II SE3. Result of this lab(1) [실습 1] one-bit 반가산기를 if 문을 사용

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+

대학교 전자전기컴퓨터설계실험2 실험 교안2) M.Morris Mano, Michael D. Ciletti. Digital Design with an Introduction to ... 디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavioral level 모델링, Module instantiation을 이용한 Structural ... modeling 방법 등을 실험하고, 설계한 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) 7-Segment Decoder- 7

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+

Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) 플립 ... Pre-reportSequential Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... 을 증가/감소 시키는 회로이며, 주파수 분주기, 타이밍 제어신호 생성 등에 활용.- 동기식 계수기는 모든 플립플롭이 공통 클럭에 의하여 구동되어 설계가 용이하고 동작이 빠름.

리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등 ... 들도 설계하기 부적합하다.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Prelab(1) PROM, PAL, CPLD, FPGA에 대하 ... 유연하고 설계에 더 복합적으로 만든다. 다음으로 큰 CPLD와 FPGA의 차이점은 높은 수준의 내장 기능 (가산기와 곱셈기)과 내장 메모리의 존재여부이다. 또한 대부분의 FPGA

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감