"Simulation Module"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 모듈형 전전설3 전전컴설계실험2 arena 시뮬레이션 Aspen Hysys plus 차이

판매자 표지는 다운로드시 포함되지 않습니다.

"Simulation Module" 검색결과 221-240 / 515건

전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서

하듯이, VERILOG에서는 최상위 MODULE이 있고 하위 모듈과 연결되어 전체시스템을 이룬다.(2) gate primitive modeling(가) 하드웨어의 설계기법 중에 하위 수준의 모델링이 ... 해 본다.실험 전에 알아봤던 Functional Simulation & Timing Simulation의 결과와이번 실험의 결과가 똑같이 나올 것이고, 작지만 delay도 있을 것이 ... 다.(나) VERILOG는 설계의 기본 단위가 MODULE이다. 이는 마치 C언어에서 FUCTION이 프로그램의 기본단위인 것과 같은 이치다. VERILOG로 디지털 시스템을 기술

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
Full CPU 설계 프로젝트-Verilog HDL code 포함

.2. The Process of Design(1) Input/Output Port Definition1) ALU 모듈(thumb_alu)- Input//func : ALU가 수행 ... 가 발생한 경우)- Register는 Verilog 코드 파트에서 설명2) Thumb 모듈- Input//clk : 클락을 정의reset_n: active_low 신호로서 리셋버튼 ... results(Behavioral Simulation)1) 번 실험에 대한 결과.0x11→170xaa→170 이므로 두 수의 곱인 2,890이 나와야 하고 그 결과가 str r2,[r1

Non-Ai HUMAN
| 리포트 | 29페이지 | 5,000원 | 등록일 2016.06.25

다운로드 장바구니
오디오 앰프 예비보고서 (응용전자공학실험)

보다는 작고, A급 증폭기보다는 크다.C 클래스 증폭회로 (주로 라디오 전송 모듈을 위한 방송산업에 사용된다)입력 신호 주기의 180도 미만에서도 도통이 될 수 있도록 한 증폭기 ... : 1KHz의 sin파 일 때.Simulation result입력 : 20KHz의 sin파 일 때.Simulation result위 PSPICE Simulation 결과로 증폭 ... 에서 시뮬레이션하라. 1KHz와 20KHz의 사인파를 입력하여 각각의 출력파형을 관찰하라. (AB 클래스 증폭기 회로)입력 : 1KHz의 sin파 일 때.Simulation result

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2015.06.22

다운로드 장바구니
verilog - modified CLA와 CLA를 이용한 fast adder 구현

기 위한 Test Bench 코드? 게이트레벨 표현방법으로 구현한 CLA* 를 하위모듈로 불러들여 구현한 16비트 가산기의 Gate Level Simulation? 동작적 표현방법 ... 으로 구현한 CLA* 를 하위모듈로 불러들여 구현한 16비트 가산기의 Gate Level Simulation※ 위의 두 표현방법의 Timing Simulation 차이가 명확하지 않 ... 의 Carry를 예견 할 수 있다.이를 이용한 것이 Modified Carry Look Ahead (CLA* : 수정된 캐리 예견 회로) 이다.그리고 그 CLA*를 하위모듈로 이용

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2013.06.23

다운로드 장바구니
전전컴설계실험2-11주차 결과

한다. 이 다음에 송수신하는 데이터는 DD RAM의 데이터이다.-Busy flag & address Reading : LCD 모듈이 내부 동작중임을 나타내는 Busy Flag(BF ... ) 및 어드레스 카운터의 내용을 read 한다. LCD 모듈이 각 제어 코드를 실행하는데 설정된 시간이 필요하므로 FPGA가 BF를 읽어 1일 경우에는 기다리고 0일 경우에는 다음 ... Design을 실행5. Generate Programming File 을 수행하여 bit 파일을 생성한다.6. Simulation을 통해 실험 예상값을 확인한다..7. Text LCD

Non-Ai HUMAN
| 리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (5) Encoder and Mux

n을 다시 실행시켜 컴파일 한다.Simulation을 선택한다.Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New Source 항목을 선택

Non-Ai HUMAN
| 리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
디지털 통신 - 기저대역 bpsk/qpsk 변조방식기반 디지털 통신 시스템 모의실험

디지털통신시스템을 모형화함.? BPSK 변조방식 기반 기저대역 디지털 통신시스템에 대한Monte Carlo Simulation 코드를 분석함.? 앞서 분석한 코드를 확장해 QPSK ... 변조방식 기반 기저대역디지털 통신시스템에 대한 Monte Carlo Simulation을 수행하고, 최종적으로 Eb/No에 따른 BER(bit error rate)을 도시하고, 이 ... =256000.0; %symbol rate = 256000.0ml=2; % Number of modulation levels (BPSK:ml=1, QPSK:ml=2)br=sr.*ml

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2016.04.20

다운로드 장바구니
[VerilogHDL] CLA를 이용한 16bit 산술논리장치(ALU) 설계

-1감소, 보수, 논리곱, 논리합, 전달)을 수행하는 산술논리장치;ALU(Arithmetic Logic Unit)를 제작한다.모든 모듈은 Quartus II를 이용 게이트 레벨 ... 로 설계한다.RTA Simulation을 통해 연산의 지연 시간을 측정한다.■ 개념설계산술논리장치(ALU)는 입력신호 A, B는 다수의 논리회로와 멀티플렉서(Multiplexer ... -16-bit ALU Module----------------------//module ALU1(A, B, S0, S1, X, Y, M);input A, B;input S0, S1

Non-Ai HUMAN
| 리포트 | 6페이지 | 3,500원 | 등록일 2015.08.02

다운로드 장바구니
Molecule Simulation1

을 실행한다.2) 측정하고자하는 물질의 구조를 그린다. 우리 6조는 Bphen을 측정하기로 하였다.3) Simulation module 중에서 DMol3 방법으로 분자 구조 최적화 ... OLED실험 보고서(Molecule Simulation)실험 목적 : 컴퓨터를 이용한 분자 시뮬레이션으로 분자의 최적화된 구조를 통해 결합길이, 결합각과 같은 정보를 예측할 수

Non-Ai HUMAN
| 리포트 | 2페이지 | 2,000원 | 등록일 2014.11.08 | 수정일 2014.11.23

다운로드 장바구니
Coffee Vending Machine의 verilog code 및 보고서

Simulation)(1) 돈은 1/2/5 원을 단위로 입력된다.1.Input_Money1 이 눌렸을 때 ( 1원이 투입됬을 때, 1원씩 올라가는 것을 확인할 수 있다)2.Input_Money2 ... , BUSY, GIVE_CH, ERROR 상수 정의module Coffee_Vending_machine(//InputClock,nReset,Input_Money1,Input_Money ... ,Water,Cream,Sugar) ;// Module의 Input port 와 Output Port를 설정한다.//InputinputClock;inputnReset;input Input

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2016.05.20

다운로드 장바구니
Verilog HDL 문법 자료 (A+받은 자료 입니다)

설계 단계 예1 단계1: 2입력 AND게이트의 module선언ABYmodule who_2(A,B,Y); ~ endmodule형식: module 모듈_이름(포트신호_이름); 1 ... . 위에서 and_2와 or_2는 사전에 만든 모듈의 이름이다.Verilog 표현 예 5)Mixed level description(혼합 레벨 표현) module AND_OR(A,B ... 다.Verilog HDL의 장점과 문제점 1)C언어와 비슷하므로 c언어 알면 쉽게 배울 수 있다. 2)Simulation 능력이 우수 3)언어 체계 단순해 시뮬레이터가 고속이며 합성

Non-Ai HUMAN
| 리포트 | 34페이지 | 3,000원 | 등록일 2015.06.22 | 수정일 2015.06.23

다운로드 장바구니
전전컴설계실험2-4주차결과

는 Simulation인 Behavioral Simulation (디바이스 고려 없이 설계한 Design File의 기능만으로 검증하는 시뮬레이션결과 파형에 delay time의 요소 ... 가 없다.) 과 Timing Simulation (위의 Behavioral Simulation의 결과에 하드웨어적인 요소가 반영된 시뮬레이션 Target 디바이스와 핀 설정, 내부 ... 시뮬레이션.설계파일을 FPGA 모듈에 탑재시켜 HBE-ComboII-SE 장비 내에서 물리적으로 입출력을 구현한다.(2)Essential Backgrounds for this

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴실험Ⅱ 06반 제03주 Lab#02 [『HBE-ComboⅡ-SE』, 『ISE』] 예비 보고서

를 Simple화 시킨 모델이다.HBE-Combo II-SE 장비는 다음과 같은 특징을 갖고 있다. FPGA 디바이스를 모듈화 하여 ALTERA 또는 XILINX사의 모듈이 탈, 장착 ... 실습 할 수 있다.(나) 구성 : HBE-Combo II-SE BASE , XILINX Device Module, DC +5V/1.5A Adapter,, USB Cable ... 를 만든회로를 완성하고 전원을 키기 전에 한번 더 확인한다.3. PreLab - Expected/Simulation Results of this Lab (실험 결과 예상

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
TIMS를 이용한 FM,PLL,Sampling 구성 및 시뮬레이션

Ⅰ. FM (Frequency Modulation)- 아날로그 변조의 한 종류로써 주파수변조로 아날로그 신호의 진폭에 따라 변조주파수를달리한다.■ TIMS Simulation ... 아 올바른 복조를 하도록 하는 회로- 주파수 합성기로서 사용되어 FM 주파수원을 추적하는 역할을 한다.■ TIMS Simulation■ 구성모듈 및 동작원리F MPLLAudio ... 하고 있음을 확인할 수 있다.Ⅲ. Sampling■ TIMS Simulation■ 구성모듈 및 동작원리Audio OscillatorTwin pulse generatorDual

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2013.04.29 | 수정일 2016.08.30

다운로드 장바구니
Application-Design-Ⅰ-7-segment and Piezo-Control

.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New ... Source...항목 선택한다.Verilog Test Fixture 선택하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건 ... 한다.Inlab 2. counter with Piezo다른 것들은 위의 과정과 같이 실행한다.Source와 핀 설정은 주어진 회로에 맞게 수정하여 작성한다.Simulation에서 파일

Non-Ai HUMAN
| 리포트 | 28페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
Digital Design(Setup and Hold time)

와 같이 n비트 컴퓨터라고 표현할 때 n은 그 CPU가 가지는 ALU로서 일시에 병렬로 처리할 수 있는 데이터의 비트 수를 나타낸다.▶ Module Design산술연산과 논리연산의 두 ... Module ALU Design(16Bits)? < tb_alu > - Test Bench File=> 산술연산 Part Test Bench=> 논리연산 Part Test Bench ... ▶ SimulationALU 동작에 관한 Verilog Code의 Simulation 결과이다.위의 Simulation은 지연시간을 고려하지 않은 RTL Simulation의 결과

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2013.06.09

다운로드 장바구니
전전컴설계실험2-12주차 예비

에 송수신하는 데이터는 DD RAM의 데이터이다.-Busy flag & address Reading : LCD 모듈이 내부 동작중임을 나타내는 Busy Flag(BF) 및 어드레스 ... 카운터의 내용을 read 한다. LCD 모듈이 각 제어 코드를 실행하는데 설정된 시간이 필요하므로 FPGA가 BF를 읽어 1일 경우에는 기다리고 0일 경우에는 다음 제어 코드를 보내 ... Reading from CG or DDRAM : CG-RAM 또는 DDRAM에 데이터를 읽는 동작을 한다.3)Text LCD 제어 순서-전원을 투입 한다.-Text LCD 모듈이 리셋

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
ABS 시뮬레이터 개발

한국기계기술학회 최상수, 기시우

Non-Ai HUMAN
| 논문 | 8페이지 | 4,000원 | 등록일 2016.04.01 | 수정일 2023.04.05

다운로드 장바구니
[경영학과, 경제학과, MBA, 가치평가] 만도 DCF&Relative PER 분석

olumn, Intermediate shaft, Electric power steering 3. 현가시스템 : Damper spring module, Strut, Shock ... Sum of parts ( 억원 ) 35,212 per Share Value ( 원 ) ₩ 374,943DCF Valuation_ Monte Carlo Simulation

Non-Ai HUMAN
| 리포트 | 33페이지 | 12,000원 | 등록일 2018.07.08

다운로드 장바구니
#8 디지털실험 예비

카운터를 이용하여 디지털 시계 설계[Function Simulation]50MHz의 주파수를 갖는 clock을 넣어줄 때 25M번 주파수가 움직였을 때, 0.5초마다 카운터 ... 가 움직인다. 따라서 카운터의 주기는 1초가 되고, 이 1초 count 를 clock 모듈의 always 구문에 넣어줘 count가 올라갈때마다 sec가 올라가 시계가 작동하게 된다 ... [function simulation]part2의 1sec Counter와 Clock module을 그대로 쓰는데 숫자를 저장하는 bit를 3비트로 표현하여, 총 0~7까지 숫자 표현

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기