• AI글쓰기 2.1 업데이트
  • 통합검색(515)
  • 리포트(423)
  • 논문(64)
  • 자기소개서(19)
  • 시험자료(6)
  • 서식(2)
  • 방송통신대(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

verilog 시계 모듈형 전전설3 전전컴설계실험2 arena 시뮬레이션 Aspen Hysys plus 차이
판매자 표지는 다운로드시 포함되지 않습니다.

"Simulation Module" 검색결과 141-160 / 515건

  • 자료 표지
    시립대 전전설2 [4주차 예비] 레포트
    을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서1) 반가산기 시뮬레이션a) 구하고자 하는 데이터module HB_HA( A, B, S, C);input A, B ... 에서 핀 설정하기5. Implement Design 동기화 실시6. simulation을 위해서 vimulation verlilog 설정7. Simulation 실행 후 원하는 값 ... 출력8. Generate Programming File 실행9. 기기와 연결 후 이니셜라이즈후 코딩10. 동작 확인1) 전가산기 시뮬레이션a) 구하고자 하는 데이터module HB
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    예비레포트 전자회로 설계 및 실습 Mosfet 소자 특성 측정 (만점 보고서)
    `mA/V3.2 MOSFET 회로도 구성 및 시뮬레이션(A) 회로도(B)i _{D} -v _{GS}특성곡선 Simulation(C)simulation 결과v _{GS}가 1.9 V ... SimulationSaturation영역에서 전류가 일정하지 않고 Channel-length modulation에 의해 전류가 계속 증가하는 것을 확인할 수 있다.
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 3,800원 | 등록일 2020.04.13
    다운로드 장바구니
  • 판매자 표지 자료 표지
    여러분이 마음의 연구를 한다면 어떤 주제로 어떻게 접근을 해서 어떤 결과를 도출할 수 있을지를 설계
    2. 모듈 이론3. 마음 이론Ⅲ. 결론IV. 참고문헌Ⅰ. 서론마음을 연구한다는 것은 흥미로운 주제가 아닐 수 없다. ‘마음’이라는 것은 우리 사회에서 겪게 되는 다양한 행동 ... 이해에 대하여 발달을 이루고 이를 획득한다는 소위 “이론 이론(Theory theory)적 관점”, 타인의 마음을 읽으려 하는 분리된 마음의 기재가 존재한다는 “모듈 이론 ... (Modular theory)적 관점”, 그리고 자신의 관점과 상태를 기준으로 하여 다른 사람의 마음 상태를 상상하는 과정으로 발달이 이루어진다는 “시뮬레이션 이론(Simulation
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 2,000원 | 등록일 2020.02.06
    다운로드 장바구니
  • 자료 표지
    중앙대학교 실험 예비 보고서 (PLL)
    성기, Modulator, Demodulator, Clock Recovery, Clock Generator 등에 사용된다.7-3-2 Datasheet사용되는 소자(UA741, 2N3904 ... 위상검출기Simulation tool (PSPISE)를 이용하여 아래 그림 6-1의 XOR를 이용한 위상 검출기의 특성을 파악하고V _{1}과V _{2}의 위상 차이 변화에 따른V ... 를 Simulation tool (PSPISE)로 설계한다. 이때 본인이 중요하다고 생각하는 단의 파형을 관찰하고 제시한다.7-3-5 VCO의 Gain(A) Vc가 VDD/2일 때 VCO의 Gain
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2020.01.13
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre
    을 클릭한다.Behavioral SimulationBehavioral Simulation을 위한 Test Bench 코드를 작성하기 위해, Verilog HDL Module을 마우스 ... Simulation을 위한 Test Bench 코드를 작성하기 위해, Verilog HDL Module을 마우스 오른쪽 클릭, New Source File을 클릭한다.Verilog Test ... 을 선언하는 선언부, Gate Primitive 및 각종 구문이 들어가는 몸체로 구성되어 있다.Example of Module실험 도구Laptop - ISE Digital
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    [기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트
    module source1. Design Source 2. Design Test Bench source 3. Run Simulation Result4. Set FPGA Pin3 ... 한 Sequential Logic 설계2. 실험결과 및 사진SR Flip-FlopT Flip-FlopD Flip-FlopSR Latch module Test Bench sourceSR Latch
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01
    다운로드 장바구니
  • 자료 표지
    디지털논리회로실험(Verilog HDL) - Numbers and Displays
    switches and observing the displays.⑶ Code⑷ Simulation(5) Flow-chart2.2 partⅡ: 4-bit Binary to 2 ... this circuit by creating a Verilog module which includes the comparator, multiplexers, and circuit ... A (do not include circuit B or the 7-segment decoder at this point). Your Verilog module should have
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2019.08.29
    다운로드 장바구니
  • 자료 표지
    연세대학교 전기전자공학부 20-1학기 기초디지털실험 week 5 보고서
    . Simulating with a waveform verifies the circuit of the text-LCD written in Verilog HDL.1 ... ] toDB[1] are all 0 andDB[1] is 1, the module clears the display. The cursor is returned to the basic ... .DB[1] representsI/D and if it is 1, the module prints messages toward forward direction and if it is
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 3,000원 | 등록일 2020.08.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    비츠로시스 자기소개서 작성 성공패턴과 면접기출문제 입사시험경향
    RF(Radio Frequency) Module은 어떤 기술을 말하고 있나요?☞ 근거리 RF 통신 기술 방식 중 하나인 Bluetooth 방식의 RF 모듈로10~100미터 이내 ... 14) 비츠로시스가 해외사업의 특성은 어떤 것들이 있나요?15) 비츠로시스 EM Simulation/회로 Simulation은 어떤 것이라 생각하고 있나요?16) 유한요소해석법 ... IT 기기를 무선으로 연결, 제어하는 부품22) Radio Frequency Module 은 무엇이라 말할 수 있나요?
    Non-Ai HUMAN
    | 자기소개서 | 255페이지 | 9,900원 | 등록일 2017.09.24 | 수정일 2019.05.27
    다운로드 장바구니
  • 자료 표지
    6주차 결과보고서- 디지털 시스템 설계 및 실험 결과보고서
    );Dflipflop dff3(clk,Q2,Q3,NQ3);Dflipflop dff4(clk,Q3,Q4,NQ4);endmodule7. Simulation Result ... 라는 변수를 사용하여 D-FF에 clr값을 넣고 clr이 1일 때 Q가 1로 초기화되도록 해주면module Dflipflop(clr,clk,D,Q,NQ);input clr, clk, D ... 를 처음에 clr을 충분히 1로 잡아준 뒤 0으로 내려가 FF값을 초기화할 수 있도록 하면 해결 할 수 있을 것이다.8. FPGA Simulation1) Quartus 프로그램
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29
    다운로드 장바구니
  • 자료 표지
    [중앙대 전자회로설계실습]설계실습 4(MOSFET 소자 특성 측정) 예비보고서
    } TIMES 0.6`V=133.8`mA/V3.2 MOSFET 회로도 구성 및 시뮬레이션(A) 회로도(B)i _{D} -v _{GS}특성곡선 Simulation(C)simulation ... _{DS}특성곡선 SimulationSaturation영역에서 전류가 일정하지 않고 Channel-length modulation에 의해 전류가 계속 증가하는 것을 확인할 수 있다.
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2020.01.02
    다운로드 장바구니
  • 자료 표지
    [운영체제론] CPU Scheduling Simulation
    의 관련 Simulator 소개2.2 Simulator 구현 기본 설정 사항2.3 시스템 구성도2.4 Simulator 모듈2.5 Simulator 구현3. SCHEDULING ... 시뮬레이션하여 AWT와 ATT 비교분석-define 된 변수들을 수정하여 자유롭게 시뮬레이션 가능-프로젝트 점수 A+1. 배경지식1.1 CPU Scheduling Simulator의 정의 ... 1.2 CPU Scheduling Simulator Algorithms1.3 CPU Scheduling 평가 지표2. CPU SCHEDULING SIMULATOR 구현2.1 기존
    Non-Ai HUMAN
    | 리포트 | 4,900원 | 등록일 2017.08.18
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre
    (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1] Half Adder 설계Add SourceSource Code모듈을 지정해주 ... 해준다.Pin Assignment CodeBus Switch 1, 2를 Input으로, LED 1, 2를 Output으로 설정해준다.Behavioral Simulation기본적인 ... Test Bench Source Code가 생성되었음을 알 수 있다. Simulation 조건에 맞게 Source Code를 수정해준다.Modified Test Bench
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre
    Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1] 3 * 8 Decoder 설계Add SourceSource Code모듈을 지정해주고, 사용할 Input 및 ... 으로 설정해준다.Behavioral Simulation기본적인 Test Bench Source Code가 생성되었음을 알 수 있다. Simulation 조건에 맞게 Source Code ... 를 수정해준다.Modified Test Bench Code3 * 8 Decoder Simulation ResultBehavioral Simulation Result를 확인
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습2 [결과레포트]
    Simulation과 Timing Simulation으로 각각의 회로를 다르게 Simulation하여 어떠한 차이가 있는지 학습한다.1. Introduction (실험에대한소개 ... 개요Verilog HDL의 모듈그림 SEQ 그림 \* ARABIC 4 Verilog HDL의 모듈그림 SEQ 그림 \* ARABIC 5 Verilog HDL의 모듈Verilog ... HDL 모델링테스트벤치(Test Bench) 모듈 : HDL 모델을 시뮬레이션하기 위한 Verilog 모듈 (그림6)그림 SEQ 그림 \* ARABIC 6 테스트벤치 모듈그림6의 보라
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    인하대 통신이론설계 RC값에 따른 amplitude modulation 자료
    신호의 주파수 : 10Hz변조지수 : =1 (A=1,B=1)필터 설계 RC : 0.006Simulation parameters*Homework다음 주어진 조건을 이용해 시뮬레이션 ... *분석고찰값에 따른 Amplitude Modulation 값이 1보다 작거나 같은 조건을 만족하는 경우 그래프에서 왜곡을 일으키지 않는다. 실습에서와 같이 값이 0.5와 1일 때 ... 는 파형의 변화는 있었으나 왜곡은 발생하지 않았다. 하지만 값이 2일 경우에는 over modulation이 발생해 변조 과정에서 왜곡이 발생한다. 1보다 클 경우 오른쪽에서 그래프
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,000원 | 등록일 2018.09.21
    다운로드 장바구니
  • 자료 표지
    디지털논리회로실험(Verilog HDL) - Characters and Displays
    ummaryFigure 6 shows a 7-segment decoder module that has the three-bit input c2c1c0. this decoder produces ... 0. You are to write a Verilog module that implements logic functions that represent circuits needed ... your circuit.2. Create a Verilog module for the 7-segment decoder. Connect the c2c1c0 inputs to
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2019.08.29
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Post
    Simulation ResultInput C_in이 0일 경우 4-bit Full Adder로, Input C_in이 0일 경우 4-bit Full Subtractor로 작동 ... 다.Timing SimulationHardware의 조건에 따른 Delay가 발생한다. Timing Simulation의 결과에서도 C_in이 0일 경우 Adder로써, C_in이 1일 경우 ... Delay가 발생한다. Timing Simulation의 결과에서도 Input A가 Input B보다 클 경우 Output = 001, Input A가 Input B보다 작을 경우
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 판매자 표지 자료 표지
    와이솔(주) 자기소개서 작성 성공패턴과 1~2차면접기출문제 입사시험경향
    1) 와이솔(주)의 무선통신 모듈 사업은 어떤 사업을 말하고 있나요? 2) 와이솔(주)가 생산하는 SAW Filter, Duplexer, Multiplexer의 특성 은 어떤 것 ... 들이 있나요? 3) 와이솔(주) EM Simulation/회로 Simulation은 어떤 것이라 생각하고 있나요? 4) 유한요소해석법을 알기쉽게 요약해 보세요. 5) Green
    Non-Ai HUMAN
    | 자기소개서 | 252페이지 | 9,900원 | 등록일 2017.07.03 | 수정일 2019.06.02
    다운로드 장바구니
  • 자료 표지
    ERP개론 FI모듈 과제/ 명지대학교 ERP개론 과제
    FI 모듈 Case studyERP개론학과학번이름Step 1 : Create Bank Account in General Ledger새로운 G/L Account의 Bank ... to Alternate Bank AccountTransfer of Funds에 관한 정보를 입력했다(FB50)Simulate 버튼으로 posting이 잘 되었는지 확인할 수 있 ... ExpenseInvoice Receipt를 만들었다(FB60)Invoice Cardinal Rent Expenses에 관한 정보들을 입력하고,Simulate버튼을 누르자 Overview를 볼 수
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 3,000원 | 등록일 2019.01.05
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 02월 01일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
3:41 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기