• AI글쓰기 2.1 업데이트
  • 통합검색(515)
  • 리포트(423)
  • 논문(64)
  • 자기소개서(19)
  • 시험자료(6)
  • 서식(2)
  • 방송통신대(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

verilog 시계 모듈형 전전설3 전전컴설계실험2 arena 시뮬레이션 Aspen Hysys plus 차이
판매자 표지는 다운로드시 포함되지 않습니다.

"Simulation Module" 검색결과 201-220 / 515건

  • 자료 표지
    전전컴설계실험2-11주차 예비
    고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA Module에 프로그래밍하여 동작을 확인하기 위해 IMPACT ... 를 설정한다. 이 다음에 송수신하는 데이터는 DD RAM의 데이터이다.-Busy flag & address Reading : LCD 모듈이 내부 동작중임을 나타내는 Busy ... Flag(BF) 및 어드레스 카운터의 내용을 read 한다. LCD 모듈이 각 제어 코드를 실행하는데 설정된 시간이 필요하므로 FPGA가 BF를 읽어 1일 경우에는 기다리고 0일 경우
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    [VerilogHDL] 4bit 10진 덧셈기 설계(7segment 제어)
    패드 눌렀을 때의 결과를 Simulation을 이용하여 확인한다. ...module kit_4adder_vfd(clk, key, Dot_com, Dot_data, rs, rw, e
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,500원 | 등록일 2015.08.02
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습 [예비레포트]
    SimulatorBehavioral Simulation디바이스 고려 없이 설계한 Design File의 기능만으로 검증하는 시뮬레이션결과 파형에 delay time의 요소가 없다.Timing s ... imulation위의 Behavioral Simulation의 결과에 하드웨어적인 요소가 반영된 시뮬레이션Target 디바이스와 핀 설정, 내부 Logic Cell 배치에 따라 delay ... 그림과 같이 Module Instance Symbol로 호출하여 1-bit Full Adder를 설계하시오.(3) Procedure of the Lab 3.위에서 설계한 1-bit
    Non-Ai HUMAN
    | 리포트 | 27페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    한미FTA 대응을 위한 전략적 Idea (자동차산업을 중심으로 )
    (Country of Origin) 회계 및 실사 이슈Compliance Risk를 줄이기 위한 OCS가 시스템과 연계되어야 하는것이 핵심사항임ERP시스템상의 모듈별로 시스템 ... 에는 각 모듈간 이동시의 객관성을 수작업을 통해 검증해야됨. 여러 제품간의 제조간접비 배부로직 등의 합리성을 입증의 어려움. 2. 각 모듈(구매,생산,판매,재무,재고)별로 생성 ... 되는 Report간의 Reconciliation - 원산지 규명의 전제조건 각 모듈(재무- 판매- 생산,원가- 구매)간 추적이 필요한데 이를 증명하려면 1) 각 모듈상의 Report간
    Non-Ai HUMAN
    | 리포트 | 45페이지 | 15,000원 | 등록일 2016.10.26
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-5주차예비
    HDL 문법을 연습하여 1-bit Full Adder를 Gate Primitive Modeling 방법과 Behavioral Modeling 방법으로 설계하여 Simulation ... 와 버스뿐만 아니라 Gate 수준의 설계를 가능하게 한다.-테스트벤치모듈HDL 모델을 시뮬레이션을 하기 위한 Verilog 모듈DUT에 인가될 시뮬레이션입력(stimulus)을 생성 ... 하는 구문시뮬레이션 대상이 되는 모듈(Design Under Test; DUT)의 인스턴스시뮬레이션입력에 대한DUT의 반응(response)을 관찰하는 구문(3)Hypothesis
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    아주대 디지털통신시스템 SIMULINK 과제1[학점 A+]
    었다.QPSK Modulator & Demodulator BasebandRaised Cosine Transmit FilterQPSK 이므로 Phase offset을 pi/4로 설정 ... 의 Rolloff factor를 0.5로 고정하고 수행한다.)SIMULATION BER 코딩이론적인 BER 코딩SIMULATION BER 그래프이론적인 BER 그래프E _{b} /N _{o ... }[dB]0246810SIMULATION11.26 TIMES 10 ^{-2}5.61 TIMES 10 ^{-2}1.96 TIMES 10 ^{-2}3.7 TIMES 10 ^{-3}3
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2015.12.30
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-5주차결과
    Primitive Modeling 방법과 Behavioral Modeling 방법으로 설계하여 Simulation 통해 동작을 검증한다.(2)Essential ... 라 Gate 수준의 설계를 가능하게 한다.-테스트벤치모듈HDL 모델을 시뮬레이션을 하기 위한 Verilog 모듈DUT에 인가될 시뮬레이션입력(stimulus)을 생성하는 구문시뮬레이션 ... 대상이 되는 모듈(Design Under Test; DUT)의 인스턴스시뮬레이션입력에 대한DUT의 반응(response)을 관찰하는 구문(3)Hypothesis of this
    Non-Ai HUMAN
    | 리포트 | 23페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-8주차예비
    의 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential Backgrounds for this ... Design을 실행5. Generate Programming File 을 수행하여 bit 파일을 생성한다.6. Simulation을 통해 실험 예상값을 확인한다..7. 4-bit ... Shift Register 의 Test Bench 파일을 생성한다.8. Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    Application Design Ⅰ7-segment and Piezo Control
    Constraints File 선택한 후 파일 이름을 설정한다.위의 파일을 연 후에 핀설정을 한다.Implement Design을 실행시켜 다시 컴파일 한다.Simulation ... 을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New Source...항목 선택한다.Verilog Test Fixture 선택 ... 하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건에 맞도록 수정한다.ISE 시뮬레이션 프로그램인 Isim을 이용하여 시뮬레이션
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,000원 | 등록일 2016.04.06
    다운로드 장바구니
  • 자료 표지
    실험2 제05주 Lab03 Pre Gate Primitive & Behavioral Modeling
    는 Module로써 하위 module과 연결되어 전체적인 시스템을 이룬다.⦁ Gate primitive modeling & Behavioral modelingGate primitive ... -bit Full adder를 programming한다.③ 실제로 장비를 구동시켜본 후, Prelab 결과인 Functional Simulation & Timing ... Simulation과 일치하는지 확인한다.2) Procedure of Lab 2① Lab 1을 통해 만든 G.P.M 1-bit Full adder와 B.M 1-bit Full adder
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17
    다운로드 장바구니
  • 자료 표지
    디지털 통신 프로젝트
    았다.? 위의 결과는 Rayleigh Fading Channel 에서의 BPSK Modulation에 대한 Simulation 결과이다. Equalizer와 Matched Filter ... 을 돌려보았다.? 위의 결과는 Rayleigh Fading Channel 에서의 QPSK Modulation에 대한 Simulation 결과이다. Equalizer와 Matched ... 음01 : 90도의 위상변화11 : 180도의 위상변화10 : 270도의 위상변화? QAM (Quardrature Amplitude Modulation )- PSK에 진폭변조까지 포함
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 2,500원 | 등록일 2013.12.25 | 수정일 2014.12.21
    다운로드 장바구니
  • 자료 표지
    [VerilogHDL] 4bit 2진 덧셈기 설계(7segment 제어)
    를 눌렀을 때의 결과를 RTL Simulation을 이용하여 확인한다. ■ 개념설계▪ HBE-COMBO 트레이닝 키트 상에서의 동작 개요 -첫 번째 비트 데이터는 7-segment ... 하면서 디스플레이된다.■ 회로구현▪ 2개의 4비트 2진 코드를 BCD코드로 변환하고 더하는 블록(adder4_bcd)설계▪ adder4_bcd 블록의 논리회로 표현module adder4
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2015.08.02
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-8주차결과
    의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA Module에 프로그래밍하여 동작 ... Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential Backgrounds for this Lab-순차 논리 회로입력의 조합만으로는 출력이 정해지지 않 ... . Simulation을 통해 실험 예상값을 확인한다..7. 4-bit Shift Register 의 Test Bench 파일을 생성한다.8. Test Bench 파일에 입력 변수
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    LPM ROM & RAM Design
    (Library of Parametric Modules) 하위 모듈을 제공한다.LPM 하위모듈을 이용한 ROM의 이름은 lpm_rom 이며, defparam을 사용하여 하위 모듈 내 ... Simulation에 사용할 Test Bench File을 지정해 주어야 한다. => Click? Test bench name, Top level module, Design instance ... ◆ lpm_rom 하위모듈을 이용한 ROM 설계Step1. New Project 생성(ROM48) New Project Wizard : Introduction => 선택 다음
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 2,000원 | 등록일 2013.05.27
    다운로드 장바구니
  • 자료 표지
    [VerilogHDL]lpm_rom 하위모듈을 이용한 rom설계와 ram설계
    디지털설계■ lpm_rom 하위모듈을 이용한 rom설계? ALTERA는 효과적인 메모리 설계를 위해서 LPM(Libarary of Parametric Modules)하위 모듈 ... 을 제공한다.? LPM 하위모듈을 이용한 ROM이름은 lpm_rom이며, defparam을 사용하여 하위 모듈내에 정의된 파라미터 값을 재 정의하여 사용자가 원하는 용량의 메모리 ... 코드 작성(구조적표현)module rom48(A, clk, D);input [3:0] A;input clk;output [7:0] D;lpm_rom romdata (.address
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2013.05.25
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-7주차결과
    가 나지 않도록 조건이 같거나 정의될 수 없는지를 확인한다.-Logic Modeling 설계 후 FPGA MODULE에 탑재하기 전에 Simulation을 통해 동작을 검증한 후 ... 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential Backgrounds for this Lab-조합 논리 회로논리곱(AND), 논리합 ... 에 대한 모의 Simulation을 해본다. 응용과제인 BCD to Excess 3 Code Convertor에 대한 과정을 이해한다.2.Materials & Methods(1
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-4주차예비
    하여 로직설계한 뒤, Xilinx ISE Design에 있는 Simulation인 Behavioral Simulation (디바이스 고려 없이 설계한 Design File의 기능 ... 만으로 검증하는 시뮬레이션결과 파형에 delay time의 요소가 없다.) 과 Timing Simulation (위의 Behavioral Simulation의 결과에 하드웨어적인 ... 의 결과값을 확인한다. 그 다음에 실제 하드웨어 동작 상황에 대한 시뮬레이션.설계파일을 FPGA 모듈에 탑재시켜 HBE-ComboII-SE 장비 내에서 물리적으로 입출력을 구현
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-10주차 예비
    고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA Module에 프로그래밍하여 동작을 확인하기 위해 IMPACT ... 한다.6. Simulation을 통해 실험 예상값을 확인한다..7. 4-bit up/Down counter With 7Segment 의 Test Bench 파일을 생성한다.8 ... . Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    #11 디지털실험 예비
    에서 만든 LPM_Module RAM을 LPM을 이용하지 않고, 베릴로그 코드로써만 구현.[Funtional Simulation]part41.설계규격SW7-0 (data), SW15-8 ... Manager를 이용하여 LPM 32X8 RAM 만들기.[myram.v][Funtional Simulation]part2.1. 설계규격DataIn = SW[7:0],Address ... 에서 만든 RAM을 이용하여 주소에 따른 값을 저장하고 그 값을 불러오는 회로[Funtional Simulation]Part31. 설계규격Part2와 동일2. 동작기술Part1,2
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-9주차결과
    함으로써 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential Backgrounds for this ... . Generate Programming File 을 수행하여 bit 파일을 생성한다.6. Simulation을 통해 실험 예상값을 확인한다..7. 4-bit up counter ... 의 Test Bench 파일을 생성한다.8. Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 01월 31일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
4:30 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기