[FPGA설계] FPGA와 CPLD

소개

FPGA와 CPLD에 대한 내용으로 이번 중간고사 보고서에 제출한 자료 입니다.

목차

FPGA와 CPLD
1. FPGA
(1) FPGA
(2) 구조
(3) FPGA를 분류하는 파라미터
1) 리소스
2) 패키지
3) 동작전압
4) 성능
5) 가격
2. CPLD
(1) CPLD 의 정의
(2) 전형적인 CPLD 애플리케이션
① 리셋 로직
② FPGA와 ASIC/ASSP 규정
③ 전원 트랜스레이션
④ I/O 확장
(3) CPLD와 FPGA의 설계 기술 특징
(4) CPLD 설계 접근

본문내용

FPGA를 분류하는 파라미터
현재 알테라나 자일링스에서 출시되고 있는 FPGA는 이전의 단순한 Logic Element(Altera용어)나 Slice(Xilinx용어)외에 dedicated multiplier, memory, high speed I/O등 여러가지 추가 블럭을 갖추고 있다.
a) 하지만 가장 기본이 되는 것이 로직이고 보면, 맨 먼저 살펴볼 것이 LE나 Slice의 갯수입니다. 많은 경우 질문을 하는 경우 ASIC게이트로 얼마나 되느냐는 것인데 사실 이것에 대한 정확한 답변은 어렵습니다. 비록 Altera의 경우 하나의 LE를 약 12gate, 한 비트의 메모리를 4gate정도로 계산하여 산출하기도 하지만 컴파일 결과 나타나는 FPGA의 리소스 사용량은 정확히 1:1 매치를 시키기가 어렵다.

CPLD 설계 접근
근본적인 구조에 의해, 디자인은 다양하게 CPLD에 접근할 수 있다. PT 기반의 디바이스를 위해, 디자이너는 ABEL과 같은 간단한 언어를 선택할 수 있으며, 좀더 복잡한 VHDL 또는 Verilog 같은 복잡한 언어도 선택할 수있다. 몇몇 디자이너는 과거 경력과 간편함으로 ABEL을 선호 한다. 그러나, Verilog와 VHDL은 좀더 복잡한 구조 등에 타겟할 수 있기에 선호가 높다. LUT기반 구조를 사용하는 디자이너를 위해, VHDL 또는 Verilog는 거의 독점적으로 사용된다. 가끔 탑-레벨 디자인을 위해 스키메틱 에디터가 제공된다.

참고자료

· 없음