서울시립대 전자전기설계2(전전설2) 2주차 사전보고서

소개글

"서울시립대 전자전기설계2(전전설2) 2주차 사전보고서"에 대한 내용입니다.

목차

1. PROM, PAL, CPLD, FPGA 차이점과 장단점
2. FPGA가 휘발성이라는 의미는 무슨 의미인가?
3. XC3S200의 최대 논리 게이트 구현 개수는?
4. HBE Combo-2 SE의 입출력 장치와 그 종류 및 특성
5. Button SW1는 몇 번 pin에 연결하여야 하는가?
6. 4-bit ripple carry full adder 구조

본문내용

PROM, PAL, CPLD, FPGA는 모두 PLD(Programmable Logic Device)인데 이는 소자 제조 후 사용자가 내부 논리회로의 구조를 변경할 수 있는 집적회로이다. 회로가 정의되지 않은 채 출하되기에 사용자가 임의의 회로를 기록해 동작시킬 수 있다. 일반 집적회로로는 대량 제조하는 경우 ASIC를 사용하지만 이는 많은 비용과 시간이 들기에 초기 개발비가 필요없고 회로를 여러번 고쳐쓸 수 있는 PLD를 쓰는 것이다.
PROM – Programmable Logic Array는 한 개의 디코더(AND 배열 부분)과 메모리셀의 이차원 배열(OR배열)로 이루어져 있다. 1회에 한해서만 새로운 내용을 기록할 수 있는 롬인데, 이러한 특성 때문에 한번 들어간 내용은 바꾸거나 지울 수 없다.
PAL – Programmable Array Logic은 AND배열과 OR배열의 두 구조로 나누어지는데 PROM과 달리 AND 배열은 입력에 관한 어떤 논리곱의 표현이 가능하고 OR 배열은 앞에서 구현된 논리곱들의 논리합을 구현할 수 있다.

참고 자료

없음