"Sequential Logic"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

plc제어 전전설1 6주차 verilog 전전설2 lab_06 전전설2 7 경북대학교 PLC vivado

EasyAI “Sequential Logic” 관련 자료

+Verilog 언어를 이용한 Sequ..등록일 2022.11.06 | 총 707자 | 3페이지 | 1,000원
+Verilog 언어를 이용한 Sequ..등록일 2022.11.06 | 총 2,850자 | 8페이지 | 1,000원

외 95건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"Sequential Logic" 검색결과 1-20 / 172건

3치 논리 게이트를 이용한 3치 순차 논리 회로 설계 (The Design of the Ternary Sequential Logic Circuit Using Ternary Logic Gates)

logic gate, ternary D flip-flop, and ternary four-digit parallel input/output register. The ternary ... logic gates consist of n-channel pass transistors and neuron MOS(νMOS) threshold inverters on voltage ... is very suitable gate to the multiple-valued logic(MVL) and has the input signal of the multi-level

논문 | 11페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

Verilog 언어를 이용한 Sequential Logic 설계결과레포트1. 실험 제목1) Verilog 언어를 이용한 Sequential Logic 설계2. 실험 결과

리포트 | 3페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

Verilog 언어를 이용한 Sequential Logic 설계예비레포트1. 실험 제목1) Verilog 언어를 이용한 Sequential Logic 설계2. 실험 목표1

리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
판매자 표지

전자회로실험 Verilog 언어를 이용한 Sequential Logic 설계실험 레포트

1. 실험 제목Verilog 언어를 이용한 Sequential Logic 설계2. 실험 목표- Hardware Description Language(HDL)을 이해하고 그 사용 ... . 실험 장비 및 부품- Digilent Nexys4 FPGA BoardFPGA 보드는 범용 반도체(ASSP)와 주문형 반도체(ASIC)의 중간 정도에 위치한 성격을 가지는 logic

리포트 | 9페이지 | 3,000원 | 등록일 2025.04.19

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초디지털실험 5주차 결과보고서 Sequential Logic

0. 들어가며이번주 실험에서는 순차 논리 회로에 대해 학습하는 것을 목표로 한다. 먼저 Sequential Logic 회로의 이론적 개념과 몇 가지 중요한 순차 논리 회로의 구조 ... 에 대해 다루었으므로 이번에는 Combinational Logic 회로와 Sequential Logic 회로의 주요한 차이점을 이해하는 것이 중요하다.구체적으로는 순차 논리 회로의 예시 ... 적으로 각 회로의 동작에 대해 살펴본다.1. 이론1.1 Sequential LogicCombinational Logic 회로는 현재 입력에 의해서만 출력이 결정되는 반면

리포트 | 11페이지 | 1,000원 | 등록일 2025.02.19

다운로드 장바구니
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 결과레포트

3. 고찰 : SR 래치의 기본동작 방식은 S(Set)과 R(Reset) 그리고 상태유지이다. 시뮬레이션에서 볼 수 있듯이 S, R 모두 0 일 때는 그전 Q 상태를 유지하고 S=1 , R=0 일 때는 SET상태로 Q에 1을 입력하며 S=0, R=1 일 때는 RESET..

리포트 | 3페이지 | 1,500원 | 등록일 2021.02.27

다운로드 장바구니
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

8주차 예비레포트학번 :이름 :분반 :1. 실험 제목 : Sequential logic design using Verilog2. 실험 목적 :1) 래치나 플립플롭의 단순한 기능 ... 한 소프트웨어 도구이다.4) Altera : Quartus II는 Altera에서 제작 한 programmable logic device design 소프트웨어이다.4. 관련 이론 ... 의 차이가 있다. 두 언어는 컴파일러에 의해 처리되지만, HDL은 다음과 같은 단계를 거쳐 컴파일된다. 먼저 HDL 고유의 포맷으로 칩의 logic을 기술한 파일을 생성하고, 다음

리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 7주차 예비+결과(코드포함) 자판기 Sequential_Logic_Design_II FSM and Clocked_Counter

I.INTRODUCTION본 보고서는 예비보고서에서 조사한 State machine 정보와 여러 예외사항을 반영하여 작성한 State diagram을 기반으로 설계한 Vending machine의 code 및 시뮬레이션 결과를 확인 및 검증에 관한 보고서이다.II.Ve..

리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 6주차 예비+결과(코드포함) Sequential_Logic_Design_I Flip-Flop, Register and SIPO

Abstract Flip-Flop을 사용하여 clock divider를 설계한다. 1/2, 1/4, 1/5 divider를 설계하고, Master Slave 1bit JK Flip Flop를 설계할 수 있다.Index Terms D Flip-Flop, Clock Div..

리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
[예비레포트] Verilog 언어를 이용한 Sequential Logic 설계

기초 전자 회로 및 실험실험 제목 : Verilog 언어를 이용한 Sequential Logic 설계실험 목표1.Hardware Description Language(HDL

리포트 | 4페이지 | 1,000원 | 등록일 2019.04.06

다운로드 장바구니
Sequential Logic DesignⅡFSM and Clocked Counter

Pre-Lab Report- Title: Lab#07 Sequential_Logic_Design_Ⅱ@ FSM and Clocked_Counter-담당 교수담당 조교실 험 일학 번

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
Lab#07 Sequential Logic Design2

Pre-Lab ReportLab#07 Sequential Logic Design2@ FSM and Clocked_Counter담당 교수강 상 혁담당 조교박 재 민실 험 일실 험 ... 여 Sequential Logic Circuit을 설계한다. 특히 FSM과 Clocked_Counter에 집중해서 살펴보도록 한다.나. Essential Backgrounds1 ... . Referrence101. Introduction가. Purpose of this labSequential Logic Circuit의 작동원리를 이해하고 Verilog HDL을 통하

리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
[기초전자회로실험] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

실험 제목 : Verilog 언어를 이용한 Sequential Logic 설계고찰실험 시간에는 먼저 D-FF와 제공 되지 않은 T-FF로 실험을 하는 것 이였다. 친절히 설명

리포트 | 2페이지 | 1,000원 | 등록일 2019.04.03

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

1Result report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕으로 작성 ... 한 Sequential Logic 설계2. 실험결과 및 사진SR Flip-FlopT Flip-FlopD Flip-FlopSR Latch module Test Bench sourceSR Latch

리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

1Preliminary report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕 ... 한 Sequential Logic 설계2. 실험목적① Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다.② Field Programmable ... Artix-7 FPGA Board1985년 미국 Xilinx사에서 최초로 개발했다. PLD(Programmabe Logic Device) 이며 특징은 I/O블록, 0 내부에 소형

리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
SEQUENTIAL LOGIC DESIGN USING VERILOG

SEQUENTIAL LOGIC DESIGN USING VERILOGLAB 4: :#IntroductionThe objectives of this laboratory ... assignment are;to understand and use different options available in Verilog HDLto describe sequential logic

리포트 | 9페이지 | 1,000원 | 등록일 2012.02.11

다운로드 장바구니
Sequential Logic Design Ⅰ Flip-Flop, Register and SIPO

Pre-Lab Report- Title: Lab#06 Sequential_Logic_Design_Ⅰ@ Flip-Flop, Register and SIPO -담당 교수담당 조교실

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
Sequential-Logic-Design-Ⅱ-FSM and Clocked-Counter

Post-Lab Report- Title: Lab#07 Sequential_Logic_Design_Ⅱ@ FSM and Clocked_Counter-담당 교수담당 조교실 험 일학

리포트 | 25페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 결과 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Post Lab-07Sequential Logic 2(Finite State Machine)실 험 날 짜학 번이 름목차1. 실험 결과

리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 결과 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Post Lab-06Sequential Logic 1(Flip-Flop, Register, SIPO, counter)실 험 날 짜학 번이 름목차

리포트 | 25페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 다음10개

파워링크

신청하기