Sequential Logic DesignⅡFSM and Clocked Counter

최초 등록일
2016.04.06
최종 저작일
2014.10
13페이지/워드파일 MS 워드
가격 1,000원 할인쿠폰받기
판매자goys**** 2회 판매
다운로드
장바구니
자격시험 이용후기 이벤트

목차

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
다. Hypothesis of this Lab & Basis of the assumption

2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
나. Materials (Equipment’s, Devices) of this Lab
다. Matters that require attentions

3. Supposed Data and Results of this Lab (예상 실험 결과)

본문내용

가. Purpose of this Lab : state machine에 대해서 알아보고 Moor machine과 Mealy Machine을 ISE 프로그램을 이용하여 설계해본다. 이를 이용하여 다른 회로도 응용할 수 있도록 한다.

나. Essential Backgrounds (Required theory) for this Lab
1) 스테이트 머신
가) 순차 논리부와 조합 논리부로 구성되는 동기식 순차회로.
나) 외부 입력과 시스템 클럭에 의해 State(상태)가 바뀌게 되고, State에 의존되어 출력값이 결정된다.
다) 상태변수(State Variable) : 변수들은 현재상태를 결정하는 상태머신에 유지된다.

<중 략>

가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
1) Inlab 1. Moore Machine
가) Project Navigator를 실행한다.
나) New Project를 HDL로 만들고 프로젝트를 실행할 폴더를 생성한다.
다) 다음과 같이 Setting한 후 생성을 완료한다.

<중 략>

카) ISE 시뮬레이션 프로그램인 Isim을 이용하여 시뮬레이션 진행한다.
타) 프로그래밍을 하기 위해 implementation으로 돌아와 Generate Programming File 을 실행한다. 그 후 Manage Configuration Project (iMPACT) 실행한다.
파) 창이 새로 열리면 Boundary Scan을 선택하고 화면을 눌러 Initialize Chain을 선택한다.
하) 다음과 같은 화면이 나타나면 FPGA에 프로그래밍할 파일 선택하고 PROM File을 생성하지 않았기 때문에 Cancel하고 칩의 오른쪽 버튼을 눌러 장치로 확인한다.

<중 략>

3) Inlab 3. 응용과제 - 4-bit up counter
가) 아래의 조건에 맞추어 Source를 작성해 본 후 실험결과를 확인해 본다.
(1) Input : Clock, Reset, Up, Load, Load Enable
(2) Output : Count Out

참고 자료

없음

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

goys****
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
84
ㆍ전체 판매량
351
ㆍ최근 3개월 판매량
7
ㆍ자료후기 점수
평균 A+
ㆍ자료문의 응답률
받은문의없음
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    더보기
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    Sequential Logic DesignⅡFSM and Clocked Counter