Sequential-Logic-Design-Ⅱ-FSM and Clocked-Counter

목차

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
다. Hypothesis (Expected results) of this Lab & Basis of the assumption

2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
나. Materials (Equipment’s, Devices) of this Lab
다. Matters that require attentions

3. Results of this Lab (실험 결과)
가. Results of Lab 1.
나. Results of Lab 2.
다. Results of Lab 3.

4. Discussion (토론)
가. Check agreement between the hypothesis and the result
나. Data analysis (compare results, reasons of error)

5. Conclusion (결론)
가. Summarize experiment contents & purpose of this Lab
나. Studies from this Lab

6. Reference (참고문헌)

본문내용

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab : state machine에 대해서 알아보고 Moor machine과 Mealy Machine을 ISE 프로그램을 이용하여 설계해본다. 이를 이용하여 다른 회로도 응용할 수 있도록 한다.

나. Essential Backgrounds (Required theory) for this Lab
1) 스테이트 머신
가) 순차 논리부와 조합 논리부로 구성되는 동기식 순차회로.
나) 외부 입력과 시스템 클럭에 의해 State(상태)가 바뀌게 되고, State에 의존되어 출력값이 결정된다.
다) 상태변수(State Variable) : 변수들은 현재상태를 결정하는 상태머신에 유지된다.
라) 기본적인 유한상태머신(FSM)은 머신의 현재상태 값을 지니고 있는 메모리 요소(플립플롭)와 머신의 다음상태를 제어하는 제어요소(클록, 입력, 현재상태)를 가진다.

<중 략>

마. Data analysis (compare results, reasons of error)
1) Inlab 1. 4-bit up counter : 이 실험에서 먼저 초기값을 설정하기 위하여 bus_switch의 입력값을 주어 lord시켜 장비에 입력값이 나타나게 한다. 그 다음부터 clk와 up버튼을 동시에 누르면 값이 1씩 2진수 안에서 커짐을 확인할 수 있었다. 따라서 위의 결과와 같이 up을 두 번 진행하였을 경우 1(2)에서 11(2)으로 11(2)에서 101(2), 111(2), 1001(2). 1011(2), 1101(2), 1111(2)의 결과가 나타남을 확인할 수 있었다.

2) Inlab 2. Design a 8-bit up/down counter with synchronous reset : 다음의 실험의 경우는 위의 실험과 거의 비슷한 설계를 가진다. 위의 설계와 다른 점이 있다면 up뿐이 아니라 down도 가능하며 8bit로 설계하였다. 이 경우에서 down count를 위한 버튼이 따론 존재하지는 않지만 up count를 누르지 않고 clk만 누를 경우 값이 내려감을 확인할 수 있었다.

참고 자료

7강 참고자료
데이터시트