[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계

소개글

중앙대학교 전자전기공학부 재학생입니다. 1학년부터 모든 실습 수업에서 A+를 받았으며, 보고서 점수는 항상 최상위권이었습니다. 다른 전공 과목 또한 모두 A+, A0를 받은 만큼 보고서 내용도 성실하게 작성하였습니다. 실습 내용도 전공 수업만큼 중요하니 매주 보고서를 작성하시면서 공부하신다면 좋은 결과를 얻으실 수 있을 것입니다.

목차

1. 요약
2. 서론
3. 설계실습 내용 및 분석
4. 결론
5. 참고 문헌

본문내용

요약 : 본 실습 9에서는 3가지 실험을 진행했다. 첫 번째로, AND/OR gate를 이용하여 전가산기 회로를 구현하고 전가산기의 진리표와 동일하게 회로가 동작하는 것을 확인하였다. 두 번째로, XOR gate를 이용하여 전가산기 회로를 구현하고 전가산기의 진리표와 동일하게 회로가 동작하는 것을 확인하였다.

<중 략>

9-1. 서론
조합 논리 회로란, 논리 회로에서 그 출력이 생각하고 있는 시점에서의 회로 입력 값만으로 정해지는 회로를 의미한다. 본 실습 9에서는 이러한 조합 논리 회로의 예로 두 개 이상의 수를 입력하여 이들의 합을 출력으로 나타내는 회로인 가산기 회로를 설계해보았다. 본 실습 9를 통해 조합논리회로의 예시인 전가산기의 동작과 기능에 대해 학습할 수 있다.
9-2. 설계실습 내용 및 분석
9-2-1 설계한 전가산기 회로의 구현 (2-level 로직 회로)
설계실습계획서에서 그린 2-단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로의 입력 단자와 출력 단자의 전압을 측정하여 아래의 표에 기술하여라. 측정된 전압이 토글스위치와 LED 값과 일치하는지 확인하여라.

<표 3> 9-2-1. 전가산기 진리표
전가산기의 진리표는 <표 3>에 기재하였으며, 입력 단자와 출력 단자의 전압을 측정하지 않고, LED의 ON/OFF를 통해 설계한 회로와 진리표의 일치 여부를 판단하였다. 그 결과를 <표 4>에 정리하였다.

참고 자료

중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, 이론 13장