한컴오피스 
소개글
Ⅰ. 목 적시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해한다. 또한 2진 시스템에서의 숫자표시를 이해하고 2진 카운터에 대해 알아본다. 이를 바탕으로 비동기식카운터(asynchronous counter)와 동기식카운터(synchronous counter)의 구조와 동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법도 알아본다.
Ⅱ. 이 론
1) 시프트레지스터(shift register) & 링카운터(ring counter)
2) 카운터
(1) 시프트레지스터로 만들어진 링 카운터의 구조와 동작원리에 대해 조사하라.
(2) 비동기식 카운터와 동기식 카운터에 대해 알아보라.
비동기식 카운터( Asynchronous Counter )
동기식 카운터( Synchronous Counter )
(3) 8단의 2진 카운터에서 카운트할 수 있는 최대 값은 얼마인가?
(4) 2진 리플 카운터에 대해 알아보라.
(5) Up/Down 카운터에 대해 알아보라(동기식, 비동기식).
(6) 7476 J-K F/F을 이용하여 4단 2진 Count-Up 리플 카운터를 설계하라.
(7) J-K F/F을 이용하여 4단 2진 Down 카운터를 설계하라.
(8) NAND gate를 사용하여 Count-Up과 Count-Down할 수 있는 회로를 설계하라.
(9) J-K F/F를 사용하여 10진 리플 카운터를 설계하라.
<시뮬레이션>
1.시프트 레지스터
a. PARALLEL IN/ SERIAL OUT
B. SERIAL IN / PARALLEL OUT
2.Circulating Shift Register
3. 5진 링카운터
4. 카운터
(2) NAND gate를 사용하여Up/Down 카운터를 구성하고 각각에 대해 파형을 측정하라.
(3) 예비과제에서 구한 10진 리플 카운터를 구성하고, 그 출력파형을 측정하라.
(4) 예비과제에서 구한 10진 동기식 Up 카운터를 구성하고 각 단에서 출력을 측정하라
목차
Ⅰ. 목 적Ⅱ. 이 론
1) 시프트레지스터(shift register) & 링카운터(ring counter)
2) 카운터
Ⅲ. 예 비 과 제
(1) 시프트레지스터로 만들어진 링 카운터의 구조와 동작원리에 대해 조사하라.
<중 략>
본문내용
Ⅰ. 목 적시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해한다. 또한 2진 시스템에서의 숫자표시를 이해하고 2진 카운터에 대해 알아본다. 이를 바탕으로 비동기식카운터(asynchronous counter)와 동기식카운터(synchronous counter)의 구조와 동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법도 알아본다.
Ⅱ. 이 론
1) 시프트레지스터(shift register) & 링카운터(ring counter)
레지스터는 일종의 데이타 기억 소자이다. 그 중에서 시프트 레지스터는 clock에 따라 정보가 한번에 한 자리씩 이동하는 기억소자이다. IC 시프트 레지스터는 쌍안정 MV(MultiVibrator) 들의 종속 접속으로 이루어져 있는데 그 동작은 R-S F/F 의 R-S 특성, 또는 J-K F/F 의 J-K 특성에 따른다. 쌍안정 소자에서의 출력(Q와 Q’)이 다음 쌍안정의 J, K 입력에 연결된다면 다음 단의 쌍안정 회로는 이동 명령(shift pulse)에 의해 이전 단의 쌍안정 회로가 가지고 있던 데이터를 지니게 된다. 이러한 연속적인 이동명령에 의해 정보가 다른 레지스터의로 이동할 수 있게 된다.
직렬 형태의 정보는 한번에 한 비트씩 하단 레지스터에 입력으로 전달된다
ⓓ 동기식 Down Counter
동기식 down counter는 모든 Flip-Flop들이 동일한 클럭 펄스에 의해서 동시에 동작한다는 점을 제외하고는 비동기식 down counter와 마찬가지이다. 동기식 up counter 와는 달리 출력 Q`들을 모으고 입력 펄스를 reset한다는 것을 제외하고는 동일하다. 출력파형은 비동기식 down counter와 동일하다
(6) 7476 J-K F/F을 이용하여 4단 2진 Count-Up 리플 카운터를 설계하라.
(7) J-K F/F을 이용하여 4단 2진 Down 카운터를 설계하라.
(8) NAND gate를 사용하여 Count-Up과 Count-Down할 수 있는 회로를 설계하라.
문제에 정확한 조건이 없어서 2단 2진 리플 up/down 카운터를 만들어 봤다. J와 K는 모두 1을 넣고 위에 단의 입력이 Up 연산을 하는 단자, 밑의 입력이 Down 연산을 수행하는 단자이다. 만일 4단 리플 카운터로 만들려면 위와 같이 세 개의 NAND gate를 배치하고 위의 NAND에 Up과 전 단의 Q를 연결하고 밑의 NAND에 Down과 전 단의 Q`을
