"verilog code 시스템"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

mu0 시스템 설계서 디지털시스템설계 전전설2 디지털시스템실험 vivado

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog code 시스템" 검색결과 141-160 / 183건

판매자 표지

전자전기컴퓨터설계실험2(전전설2)7주차결과

하고 프로그램을 해줘 기기와 연결을 하고 구동한다.Ⅲ. 실험결과 (Results)1. SISO - Mealy Machine for the serial I/O code c ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential Backgrounds ... for this Lab)가. 스테이트 머신외부의 입력과 시스템 clock에 의해서 state가 바뀌게 되고 state에 의존하여 출력값이 결정되는 회로를 의미한다.나. State

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
예비보고서-Exp9.Inverse DCT Hardware Module Design

되었고 entropy coded 되었다.●DCT application - JPEG⑴Encoding다음 그림의 8 bit sub image가 다음 8*8 matrix라고 한다.8bit이면 2 ... ,Output defined by current state 을 확인해보면 된다.예를 한번 들어보자.다음의 verilog 코드를 살펴보도록 하자.왼쪽의 코드는 output이 state ... Verilog HDL are basic tools for describing digital circuits which performs specified functionalities. In

리포트 | 11페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)7주차예비

- Mealy Machine for the serial I/O code converter코딩(text)// mealy convertermodule mealy_converter ... Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... Backgrounds for this Lab)가. 스테이트 머신외부의 입력과 시스템 clock에 의해서 state가 바뀌게 되고 state에 의존하여 출력값이 결정되는 회로를 의미한다.나

리포트 | 17페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
[Flowrian] 최대공약수 계산기의 Verilog 설계 및 시뮬레이션 검증

하여 시뮬레이션으로 검증하였다. 시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다. ... 본 설계는 최대공약수 (GCD, Greatest Common Divisor)을 계산하는 모듈을 레지스터 전송수준과 구조수준의 두가지 방식으로 에서 Verilog 언어을 사용 ... 와 뺄셈기 등의 모듈들로 구성된다.각 모듈들에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의

리포트 | 28페이지 | 2,500원 | 등록일 2011.09.05

다운로드 장바구니
[Flowrian] Add-Shift 방식 곱셈기의 Verilog 설계 및 시뮬레이션 검증

하였다. 시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다. ... 본 설계는 Add-Shift 방식 곱셈기의 구조에 따라 레지스터 전송수준에서 Verilog 언어로 설계한다. 논리회로도 구조에는 승수와 피승수를 저장하고 시프트 하기 위한 2개 ... 으로 구성된다.각 모듈들에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의하여 시뮬레이션으로 검증

리포트 | 23페이지 | 2,500원 | 등록일 2011.09.03

다운로드 장바구니
HDL을 사용한 디지털 클럭 코드

(1) 프로젝트 목표-디지털 시스템인 디지털 시계, 알람기, 스톱워치를 각각의 특성을 바르게 이해하고 Verilog HDL을 사용하여 설계한다.(2) 프로젝트 내용-디지털 시계 ... 로 Minute, Second, Millisecond를 갖추도록 설계(3) 프로젝트 추진 전략 및 방법·알람기, 스톱워치는 모두 시간의 흐름을 사용하여 동작한다. 따라서 Verilog ... , 알람을 포함하는 모듈이므로 (스톱워치, 알람이 실행된다는 전제하에) 스 톱워치, 알람 2가지 설계 코드를 불러오는 것을 목표로 한다.(4) 프로젝트 수행 결과· alarm_c

리포트 | 20페이지 | 2,500원 | 등록일 2013.01.20

다운로드 장바구니
디지털 시계 설계 발표자료

칩을 사용한 SoC설계및 검증 도구인 Huins사 SoC Master에 알맞은 시계를 verilog코드 작성에서부터 실제 구현까지 직접해봄으로서 SoC 설계 과정에 대해 전반적인 ... 이해를 할 수 있을것이다.*2. 설계 계획소스코드 작성 회로구성 BFM검증(rtl,Timing) Full stripe검증(rtl,Timing) 작동점검*3. 설계 과정모듈6진 ... ) Full stripe검증(rtl)*3. 설계 과정4) Full stripe검증(timing)*4. 작동시범1. 시스템 작동사잔2. 7-Segment LED작동사진*5. 결과 및 고찰

리포트 | 15페이지 | 1,000원 | 등록일 2012.05.29

다운로드 장바구니
decoder를 이용한 각종 시스템 구현

전기전자전파 공학부실험조 : 12조학번 :실험일 : 2009. 4. 7실험제목decoder를 이용한 각종 시스템 구현실험목표1.BCD to Excess-3 code c ... 에서부터 제일 최하위 bit순서로 W, X, Y, Z로 표시한다.1. Verilog coding- 우선 BCD to Excess-3 code converter를 coding하기위해 ... 한 화면* 오류를 수정하기 위한 코드output [7:0]COM;assign COM=8'b11111110;- 위의 coding을 작성하지 않을 시 위의 첫 사진과 같이 COMBO

리포트 | 7페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
arithmetic circuit design(예비)

Logic Unit) verilog code capable of 4-bit logic and arithmetic calculation. Then verify this with s ... .④ verilog HDL code of 4-bit adder / subtracter(2) 4-bit ALU① Logic operationThere are 16 cases of ... ubtracter with verilog simulation and FPGA Kit. Based on what we've learned before, make ALU(Arithmetic

리포트 | 11페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니
[Flowrian] Mealy & Moore 타입 Level-to-Pulse 변환기의 Verilog 설계 및 시뮬레이션 검증

된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의하여 시뮬레이션으로 검증하였다. 시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다.

리포트 | 18페이지 | 2,000원 | 등록일 2011.09.06 | 수정일 2014.08.19

다운로드 장바구니
판매자 표지

삼성전자 합격 자소서+2016하반기 삼성전자 면접+삼성고용디딤돌

학년 디지틀시스템 설계 및 실습이라는 전공을 수강한 적이 있습니다. 이 전공은 마지막 팀 프로젝트로 CPU를 구현해야 하고 제출 기간을 무려 한 달이나 줄 만큼 어려운 과목입니다 ... . 조는 3인1조로 구성하게 했고 편성하는 방법은 자율이었습니다. 하지만 저는 성적을 잘 받기 위해 평소 마음이 맞는 사람보다 수업 때 Verilog HDL언어를 잘하는 사람을 위주 ... 의 코드를 이해하는데 너무 많은 시간이 걸렸습니다. 여기서 저는 개개인의 실력보다 다 같이 협력하는 게 얼마나 중요한지를 깨달았습니다,모든 일을 함에 있어 자만하거나 잘난 체 하지

자기소개서 | 7페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2016.11.25

다운로드 장바구니
Nand 연산을 이용한 Xor 게이트 구현과 간단한 Adder 구현

로 넣어주게 되면 output 값은 1의 값을 신호로 얻을 수 있다.▶ Verilog code 및 시뮬레이션 결과module GATE(A,B,C);// 함수 선언input A,B ... 는 and연산을 하여 신호를 내보낸다.즉, C = X ? Y▶ Verilog code 및 시뮬레이션 결과module ADDER(X,Y,C,S);// 함수선언input X,Y ... + B?C + C?A▶ Verilog code 및 시뮬레이션 결과module FADDER(S,C0,C1,X,Y);//함수선언input C0,X,Y;//input 설정output

리포트 | 5페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
결과보고서-Exp9.Inverse DCT Hardware Module Design.hwp

Codetest bench 포함해서 다음과 같이 총 5개의 verilog code file 이 있다.1. IDCT_1D.v2. IDCT_2D.v3. Transpose_matrix.v4. tb ... defined by current state 을 확인해보면 된다.예를 한번 들어보자.다음의 verilog 코드를 살펴보도록 하자.왼쪽의 코드는 output이 state ... 다.verilog에서 사용되는 data type은 nets, register, 그리고 parameter가 있다. 간단히 정의하자면, nets은 device의 물리적인 연결

리포트 | 12페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
[디지털시스템실험(Verilog)] Execution Combination Top 결과보고서

하였던 모든 모듈의 코드를 점검하였으나, 별다른 문제점을 발견할 수 없었다.현재까지 실험을 하며 다루었던 Verilog 내용으로는 input값의 오류로 인해 모듈이 정상적으로 실행 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... 을 K-Map으로 표현한 다음, 이를 Boolean 대수식으로 표현하였고, 이를 게이트레벨 형식으로 직접 구현하였다. 구현 후 테스트벤치 파일로 확인 및 코드의 직접적인 재검증을 통해, 올바르게 모듈이 구현되었음을 누차 확인하였다.

리포트 | 4페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
Chapter 8(pre)

. decoder and encoderDiscrete data is expressed as binary code in digital system. n-bit binary code can ... to create binary code matching its input. T/F table for this circuit is shown in table 8-2.table 8-2 ... describes the behavior of this circuit in verilog HDL based on 4×1 multiplexer, 1×4 demultiplexer T

리포트 | 14페이지 | 1,000원 | 등록일 2011.04.04

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 결과보고서

이 끝나면, 시스템의 최적화 설계는 실제적으로 구현하는 게이트 수준이나 데이터 플로우 수준 모델링에서 고려한다. 행위 수준 모델링의 Verilog구조는 C프로그래밍 언어와 많은 면 ... Verilog로 소스를 작성하는 과정에서 실수가 있었을 것이다. 그러므로 결과 값이 원하는 대로 나오지 않는다면 소스를 다시 확인해야 한다.그리고 이번 실험을 할 때 vetor ... 를 사용하면, 코드를 훨씬 쉽게 짤 수 있다는 것을 알았다. 처음에는 잘 사용할지 몰라 dataflow로도 해보고, 이것저것 다 해보았다. 막상 벡터의 사용법을 알고 다른 것보다 훨씬

리포트 | 15페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
4bit circular shift register (Xillinx, Verilog, 소스코드, 파형포함)

HW5정보통신공학부■ Code / 시뮬레이션 파형`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company:// Enginee..

리포트 | 6페이지 | 1,500원 | 등록일 2012.04.02

다운로드 장바구니
10.25(UART)

Report1. 실습 제목UART2. 실습 목표verilog HDL 코드를 작성하여 테스트벤치 파일을 만들어 UART를 설정한다.테스트벤치 파일에서 byte operation ... // System Resetinitial beginrst = 1'b1;#100;rst = 1'b0;end// System Clockinitial beginclk = 1'b0;forever ... 하다고 생각하지만 실제 코드를 보았을 경우 이해 안가는 부분도 많이 있었고, 내가 생각하기에는 조금 복잡했다. 여기서 중요하게 나오는 것이 SCON인데 wr_addr=---- , wr

리포트 | 5페이지 | 1,000원 | 등록일 2011.12.15

다운로드 장바구니
지원동기 및 귀사가 본인을 채용해야 하는 이유

하고 문제를 해결하여 좀 더 빠르고 정확한 시스템을 개발하고 싶습니다. 우선 중요한 것은 통신제어라고 봅니다. 통신의 3요소로는 코덱, 채널, 모뎀이 있는데 코덱의 소스 인코더 ... 기를 이용하는데 전송될 신호의 주파수 특성을 전송로의 주파수 특성에 맞추어야 합니다. 여기서 회로를 알아보고 이해하여 개발할 것을 약속드립니다. 시스템 개발에 전자파 문제가 발생할 ... 기획 및 제작에 도전하고 싶습니다. 그리고 학부과정에서 임베디드 과목의 설계를 하였습니다. 설계하면서 8421코드와 연관해서 정보 비트(BCD코드 4비트)와 패리티 3비트로 구성

자기소개서 | 1페이지 | 3,000원 | 등록일 2011.12.24

다운로드 장바구니
디지털 시스템 설계 - UART 를 이용한 FPGA의 LCD 구동

tart 신호를 주어 전송을 시작 시킬 것이다. 그렇게 하면 우리가 설계한 code에서는 data_out으로 우리가 초기화 시킨 신호 곧 생년월일과 이름이 나올 것이며 그 밖 ... 디지털 시스템 설계Project 2Problem Statement and Design Specification이번 프로젝트는 1차 프로젝트에서 수행하였던 complete UART ... block diagram은 다음과 같다.상기의 system은 2개의 UART module과 LCD controller, FPGA 단으로 구성되어 있다. UART1에서 UART2

리포트 | 13페이지 | 3,000원 | 등록일 2009.09.01

다운로드 장바구니

이전10개 1 2 3 4 5 6 789 10 다음10개

파워링크

신청하기