"verilog code 시스템"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

mu0 시스템 설계서 디지털시스템설계 전전설2 디지털시스템실험 vivado

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog code 시스템" 검색결과 101-120 / 183건

디지털 시스템실험, Verilog 코딩, Sequential Circuit (신호등) 구현, FPGA보드에서 신호등 사진 결과

의 Verilog code이다2. 조교님이 올려주신 testbench code이다3. FPGA보드에 연결하여 Upcount부터 실행하여 보았다. 각각 LED1~4를 사용하였다(LED4가 LSB ... )....(너무많아서 몇장은 생략하였습니다)4. 다음에는 Downcount를 실행시켜 보았습니다(숫자 0~15, 역시 대표적인 몇장만 첨부하였습니다)5. 다음은 앞에서 coding ... 한 카운터를 응용하여 Traffic light coding을 해보았다.Green->Yellow->Red 각각 5초 3초 2초정도 term을 두고 변화하게 code를 구현하였다.6

리포트 | 3페이지 | 2,000원 | 등록일 2015.12.05 | 수정일 2018.05.16

다운로드 장바구니
디지털 시스템실험, Verilog 코딩, 16X4 RAM(Random Access memory) 설계, FPGA보드 결과 포함

(Random Access Memory)를 설계한다.실험결과이번 실험에서는 플립플롭을 이용한 memory, 즉 RAM(Random Access Memory)를 coding하였다.code 안 ... Q=SRAM[A];else if(RD==1)assign Q=4'bz;위와 같은 방법으로 coding을 해보여 했으나 인터넷에 검색해보니 C언어에서 주로 썻던 삼항연산자가 있 ... 어서 보다 효율적으로 coding을 하였다.2. 조교님이 올려주신 testbench code이다지정된 컴퓨터에 modelsim이 작동하지 않아 바로 FPGA보드에 연결하여서 test해보

리포트 | 3페이지 | 2,000원 | 등록일 2015.12.05

다운로드 장바구니
반도체별 동향

또는 코드를 ISP(IP Service Provider)를 통해 도입하고 설계자는 이를 자신의 설계에 포함하고, 일부 특화된 기능만을 코딩하는 수고만으로도 복잡한 기능의 시스템 ... 암호화 및 관리에 관한 표준- 현재 프로젝트 진행 중에 있음IEEEDASC시스템검증System C(IEEE1666)- 2000 년 OSCI 에 의해 제안된 후, 2005 년 ... 1. 반도체별 동향11-1. 시스템 반도체11) 시스템반도체 산업 경쟁력 강화 방안42) SoC 설계 방법과 연구협력 체계63) 팹리스 실태 조사와 정부 지원 사업 평가71-2

리포트 | 20페이지 | 3,000원 | 등록일 2018.05.30

다운로드 장바구니
A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 결과보고서>

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목 ... *************1100110111011111111111[그림 4] 16x4 RAM FPGA 결과[그림 5] 16x4 RAM FPGA 결과토의Verilog로 RAM을 구현 ... ]에서 저장된 비트를 읽어오는 것을 확인할 수 있다. 코드를 작성할 때는 두 가지의 방법으로 작성해 보았다. 첫 번째 코드는 if 문을 이용해 읽기, 쓰기 신호에 따라 RAM의 동작

리포트 | 4페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
고려대 디지털시스템실험 (9주차 RAM)

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2017 전기전자공학부이름 : 박정훈학번 ... 레지스터 주소에 저장된 값을 'out_data'로 출력하는 기능이다.Verilog 문법1) If-else 구문조건문은 기술된 조건에 따라 다른 문장을 실행할 때 사용합니다. 기본적인 ... 은 뒤에 등장하는 신호들이 정해진 방향으로 바뀌지 않을 경우, 코드의 흐름을 차단하는 기능을 갖는다. 따라서 이것을 always 직후에 사용하여 sensitivity list로 쓸 수

리포트 | 8페이지 | 1,000원 | 등록일 2018.10.14

다운로드 장바구니
디지털시스템 실험(SR Latch, JK, D FF, Register, Shift Register, Register를 이용한 가산기)

저장할 수 있는 Register code를 짰다.7. Shift Register의 Verilog Code이다8. 앞서 작성한 Register code를 이용하여 0~9의 한자릿수 ... 을 코딩 하는 것 이었다. 처음에는 Register간의 데이터가 shift 된다는 것이 어떻게 이루어질지 몰라서 고민을 많이 했는데, coding을 완성하고 나서 생각해보니 clock ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2014 전기전자공학부이름 : 전기전자전파공학부

리포트 | 5페이지 | 1,500원 | 등록일 2014.11.03

다운로드 장바구니
A+ 디지털 시스템 실험 Latch & Flip-Flop <6주차 결과보고서>

일 때 동작하게 하였다. Verilog 코드는 다음과 같다.module SR_Latch(input S,R,CLR, output Q,Q_n);wire q,q_n;nand A1(q,S ... 하는 모습을 보여주고 있다. 이를 바탕으로 구현한 Verilog 코드는 다음과 같다.module SR_Latch(input S,R, output Q,Q_n);nand A (Q,S,Q ... 다. Verilog 코드는 다음과 같다.module SR_Latch(input S,R, output Q,Q_n);nand A (Q,S,Q_n);nand B (Q_n,R,Q

리포트 | 11페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
A+ 디지털 시스템 실험 기본적인Combinational Circuit <3주차 예비보고서>

Gate를 사용하여 회로를 그린다.3. 그린 회로에 1:1 mapping 되는 verilog 코드를 구현한다.module decoder(in,out);input [0:1] in ... 방법으로 구현할 지 선택한다.2.방법을 선택한 다음, 회로를 Verilog 코드로 구현하고 컴파일 한다. ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름학번실험제목기본적인

리포트 | 5페이지 | 1,000원 | 등록일 2017.01.03

다운로드 장바구니
디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 결과보고서

디지털 시스템 설계 및 실험 결과 보고서작성자:실험조:실험일:실험제목: FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표: FPGA ... 와 Verilog가 무엇인지 이해한다.Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.module LAB01_INTRODUCTION(inp1, inp2, inp3 ... 의 AND 연산결과를 t1에 inp3와 inp4의 AND 연산결과를 t2에 각각 저장한다.t1과 t2의 NOR 연산결과를 result에 저장한다.결과적으로 이 코드는 inp1, inp2

리포트 | 3페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
실험2 제09주 Lab07 Post FSM

에서 배운 가장 중요한 점은 State diagram을 통해 State transition table을 작성할 수 있는 능력과 이를 code로 옮겨 설계하는 능력이었다.5. Reference Hyperlink http://club.uos.ac.kr - 제 9주차 강의교안 ... 하여 Output이 1씩 감소하는 회로이다.⦁ FSM외부 입력과 System Clock에 의해 State(상태)가 바뀌게 되고, State에 의존되어 출력값이 결정됨.2 ... . Result of this Labs1) Measured data and description of Lab 1 (4-bit Up Counter)< 4-bit Up Counter Verilog

리포트 | 15페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
A+ 디지털 시스템 실험 Arithmetic Circuit <4주차 결과보고서>

테스트벤치 코드Full Adder는 두 개의 Half Adder를 결합해 구현해 보았다. [그림 3]과 같은 회로를 구성하고 이를 바탕으로 구현한 Verilog 코드는 다음과 같 ... 자리의 덧셈 연산이 가능하도록 구현하였다. Verilog 코드는 다음과 같다.module HalfAdder(A,B,S,C);input A;input B;output S,C;xor s ... 을 추가해 0이면 덧셈, 1이면 뺄셈을 할 수 있도록 설계했다. Verilog 코드는 다음과 같다.module Add_Sub(A,B,C_in,S,C_out);input [3:0

리포트 | 9페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
디지털시스템 실험(동기식 up/down counter)+응용한 신호등 설계

와 Register를 이용한 한자리 정수 덧셈 뺄셈 계산기를 구현하는 것이 목적이다.1. Up/down counter의 Verilog code이다2. 조교님이 올려주신 testbench c ... 에는 Downcount를 실행시켜 보았습니다(숫자 0~15, 역시 대표적인 몇장만 첨부하였습니다)5. 다음은 앞에서 coding한 카운터를 응용하여 Traffic light coding을 해 ... 보았다.Green->Yellow->Red 각각 5초 3초 2초정도 term을 두고 변화하게 code를 구현하였다.6. FPGA보드에 연결하자 Clock에 변화에 맞춰서 신호등

리포트 | 3페이지 | 1,500원 | 등록일 2014.11.03 | 수정일 2016.11.10

다운로드 장바구니
논리회로실험 5주차 예비보고서

예 비 보 고 서5주차부울대수의 간소화(2)Verilog HDL code 이용분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 목적- Verilog ... HDL 에 대해 이해하고 기본적인 문법을 익힌다.- 부울대수를 Verilog HDL의 형태로 표현하는 방법을 이해한다.- Verilog HDL code로 QuartusⅡ를 이용 ... 하여 합성하고 Programming 하는 방법을 이해한다.2. 기본 이론1) Verilog HDL란?? 단순 논리 게이트나 플립플롭과 같은 기본적인 소자에서부터 제어회로, 통신용 모뎀

리포트 | 4페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
최신 Google 1차 합격 cover letter 구글 자소서 커버레터

light is a binary code. New IT solutions that I propose are innate to my character.My work experiences ... tudemyself.- Created automatic system using C/C++, Verilog(VHDL) and DSP.With an Internship at Hyundai ... implemented new solution system called Li-Fi that is faster than Wi-Fi.- Technical lead with 4000

자기소개서 | 3페이지 | 3,000원 | 등록일 2017.09.09

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) MUX, Decoder, Comparator 보고서

Binary decoder는 2bit인 22개의 binary code를 입력으로 받아 4bit의 binary code 4개중에 1개로 출력하는 decoder인 것이다.2-to-4 ... 되어 복잡하게 된다.Verilog HDL의 경우, 조건문 사용이 가능하기에 조건문을 사용하여 코드를 작성하였다.입력은 각각 4bit인 a, b로 하였고, 조건문의 조건에 따라 각각 ... FPGA를 이용한 디지털시스템 설계 REPORTMUX , Decoder , Comparator 설계1. 실험목표이번 실험의 목표는 4-to-1 MUX , 2-to-4 Binary

리포트 | 18페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

다운로드 장바구니
A+ 디지털 시스템 실험 Sequential Circuit 설계 및 구현 <7주차 결과보고서>

카운터의 Verilog 코드는 다음과 같다.module SR_Latch(input S,R, output Q,Q_n);nand A (Q,S,Q_n);nand B (Q_n,R,Q ... 이 동작하도록 설계했다. Verilog를 이용해 설계한 신호등 코드는 다음과 같다.module SR_Latch(input S,R, output Q,Q_n);nand A (Q,S,Q_n ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목

리포트 | 8페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
A+ 디지털 시스템 실험 Simple Computer – Data Path <10주차 결과보고서>

으로 구성되는데, Register File은 9주차 실험에서 RAM을 설계했던 것을 응용할 수 있었다. Verilog 코드는 다음과 같다.module RegisterFile(CLK ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목 ... Simple Computer ? Data Path실험목표① 컴퓨터 시스템의 기본적인 구조를 이해한다.② DATAPATH를 설계 및 구현하고 검증한다.실험결과1. Register File

리포트 | 9페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
부울 대수 논리식의 간소화 - Verilog HDL 예비보고서

1. 실 험 목 적- 부울대수를 Verilog HDL의 형태로 표현하는 방법을 이해한다.- Verilog HDL code로 Quartus Ⅱ를 이용하여 합성 ... 하고 Programing하는 방법을 이해한다.2. 기 본 이 론1) 소개- Verilog HDL은 전자 회로 및 시스템에 쓰이는 하드웨어 기술언어(HDL)이다. 줄여서 ‘Verilog'이라고 부르 ... HiLo와 C 언어의 특징을 기반으로 개발- 1991년 Cadence Design Systems가 Open Verilog International(OVI)라는 조직을 구성

리포트 | 3페이지 | 1,000원 | 등록일 2013.10.31

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차예비

에서 그 차이가 있다.나. Verilog HDLVerilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩 ... PreliminaryReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번 ... : 2012440이 름 :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 전가산기

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
논리회로실험) 부울대수의 간소화(2) 예비보고서

예 비 보 고 서5주차실험 4 : 부울대수의 간소화(2)-Verilog HDL code 이용1. 실험 목적- 부울대수를 Verilog HDL의 형태로 표현하는 방법을 이해한다. ... - Verilog HDL code로 Quartus II를 이용하여 합성하고 Programming 하는 방법을 이해 한다.2. 기본 실험 이론1) Verilog HDL 이란 ?? ... 적 비슷한 문법이 많아서 쉽게 접근 가능하다.- 시간에 대한 개념이 포함되었다.ex) # 값- 시스템 기능 연산자를 사용할 수 있다.2) Verilog HDL 사용 특징- 대문자

리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기