"verilog code 시스템"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

mu0 시스템 설계서 디지털시스템설계 전전설2 디지털시스템실험 vivado

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog code 시스템" 검색결과 81-100 / 183건

결과보고서 - Binary-to-BCD Convertor

: 전기전자전파 공학부 ㅇㅇㅇ 학번 :실험조 : 7조 실험일 : 3. 31실험제목Binary-to-BCD Convertor 설계실험목표4bit binary 를 8bit BCD code ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험결 과 보 고 서디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부작성자 ... .)※ FUNC(A)를 아직 선언하지 않았는데 다른 변수의 값으로 대응시켜 사용할 수 있다는 사실을 통해 Verilog가 C언어와 다른 순서로 명령어를 처리한다는 것을 추측할 수 있

리포트 | 3페이지 | 1,000원 | 등록일 2017.11.08

다운로드 장바구니
연세대 전기전자응용실험 보고서, 코드, 강의노트 자료

use the C code in the SDK to operate the FPGA.2-1-(2) Result'Hello World' Message was appeared as ... erial port.2-1-(1) Procedure1. Make a module named 'System'2. Call 'prossesing system' to modify some ... peripheral.4. These settings are created as a module by ‘create Top HDL’, and bacome verilog source file

리포트 | 5페이지 | 2,000원 | 등록일 2018.08.21

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 231. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용하여 Sequential Logic ... ) integer를 활용해 input을 저장한 코드Input_sync_by_queueTest benchSimulation 결과Pin 연결- 개발 설명위 디자인의 설계는 integer ... 하였습니다. 따라서, 처음 선언에서 초기화를 해주는 것으로 대신하였습니다.설계 4) delay를 주기 위해 reg형 변수를 활용한 코드Input_sync_by_delayTest

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
A+ 디지털 시스템 실험 7-segment <5주차 예비보고서>

실험목표① 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 디코더를 이용해 설계② BCD 입력을 7-segment로 출력하는 디지털 회로 설계 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목7-segment ... 하여 계산결과를 표현하는 7-segment 계산기 구현기본지식1. Binary-to-BCD Converter표1과 같이 Binary를 BCD로 변환 하려면 10 이상이 BCD 코드

리포트 | 7페이지 | 1,000원 | 등록일 2017.07.05

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

한 클럭을 유지하고 설계자가 코드를 디버그하기 위해 특정 시간 동안의 다양한 레지스터의 값들을 볼 수 있도록 해준다.2.2. VerilogIEEE 1364로 표준화된 Verilog ... Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic ... Design using Verilog HDL(3주차)post-lab report1목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. HDL (03)2.2

리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
9주차 예비보고서 - 디지털 시스템 설계 및 실험

verilog 코드를 어떤식으로 작성하여야 할지 생각해 보았다.1. Registerfile이 파일은 clk와 write, Ddata, Daddress를 인풋으로 받아 posedge ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목Simple Computer - Data Path실험목표1. 컴퓨터 ... 시스템의 기본적인 구조를 이해한다.2. DATAPATH를 설계 및 구현하고 검증한다.기본지식1. 컴퓨터 시스템- 폰 노이만 구조 (Von Neumann Architecture)폰노

리포트 | 6페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
디지털시스템설계(Clock설계) 프로젝트/레포트

▶완성한 verilog code (clock.v/datapath.v/controller.v/test_clock.v)clock.vdatapath.vcontroller.vtest_c

리포트 | 5페이지 | 1,500원 | 등록일 2018.08.19

다운로드 장바구니
디시설 - 멀티플렉서, 디멀티플렉서 설계

하기 위해 디지털시스템에서 자주 사용된다.[표 3-1] 멀티플렉서의 진리표S_{ 1}S_{ 0}Y00I_{ 0}01I_{ 1}10I_{ 2}11I_{ 3}2. VHDL 코드 분석 ... 하나. 이것은 Verilog나 VHDL이 합성되는 과정에서 그 전의 값을 유지하기 위해 래치를 포함시키기 때문이다. 따라서 이번 실습에서는 멀티플렉서와 디멀티플렉서의 동작을 이해 ... 하고 VHDL 코드를 작성하여 설계한다.실습 내용실습 결과MUX1. 멀티플렉서(MUX: MUltiplexer)란?: 멀티플렉서는 다중화기이며 스위치의 일종으로 데이터 선택기(Data

리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습6 [예비레포트]

이 1이면 Count Out을 Load값으로 대체Count Out이 출력 범위(15)를 넘어서면 다시 0부터 Count 시작4-bit up counter의 Verilog code ... 는 아래 그림5와 같다.그림 SEQ 그림 \* ARABIC 5 4-bit up counter _ Verilog code4-bit up counter를 Simulation 하기 위한 ... TestBench code는 아래 그림 6,7 과 같다.그림 SEQ 그림 \* ARABIC 6 4-bit up counter Test Bench_1그림 SEQ 그림 \* ARABIC

리포트 | 9페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
디지털시스템실험 2주차 결과리포트

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서2017 디지털 시스템 설계 및 실험 KECE210 전기전자공학부실험제목 ... Verilog, Quartus, FPGA 등의 툴 사용방법 오리엔테이션실험목표① Verilog의 사용법을 익히고 실습을 통해 작동원리를 파악한다.② FPGA가 무엇인지 알 수 있 ... 다.③ 기본적인 논리 연산자의 의미와 그것의 기호에 대해 알 수 있다.④ 주어진 논리표에 따라 코드를 작성하고, 코드에 대한 Testbench를 하여 시각적으로 확인한다.실험결과(1) 코드

리포트 | 4페이지 | 1,500원 | 등록일 2018.01.02

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [예비레포트]

Modeling으로 설계한 4bit Shift Register 의 Verilog code는 아래 그림 24과 같다.그림 SEQ 그림 \* ARABIC 24 4bit Shift Register ... 20 D-FlipFlop codeD-FlipFlop을 Simulation 하기 위한 TestBench code는 아래 그림 21,22와 같다.그림 SEQ 그림 \* ARABIC 21 ... code4bit Shift Register 를 기기와 연결하기 위한 PIN설정 code는 아래 그림9와 같다.그림 SEQ 그림 \* ARABIC 25 4bit Shift

리포트 | 16페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
A+ 디지털 시스템 실험 7-segment <5주차 결과보고서>

egment실험목표① 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 디코더를 이용해 설계② BCD 입력을 7-segment로 출력하는 디지털 회로 설계 ... 를 나타낸다. 이를 바탕으로 작성한 Verilog 코드는 다음과 같다.module Line_Decoder (input [3:0] A,output [3:0] S);assign S[3 ... egment 출력 비트를 가지게 된다. 여기서는 10의 자리까지 나타내었다. 이를 바탕으로 구현한 Verilog 코드는 다음과 같다.module Line_Decoder (input

리포트 | 15페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차결과

가 있다.나. Verilog HDLVerilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩 시 영어 ... coding다음과 같이 cout을 assign 하는데 있어서 논리 연산자는 cout = ((a^b)&cin)^(a&b)이었다. 이는 결국 오른쪽의 그림을 이용하여 게이트들을 논리 ... &ng 만 존재하고 full_adder에 관한 coding은 보이지 않는다. 단, 검은 박스에서 볼 수 있듯이 자체적으로 add source를 통해 파일을 넣어놓았다. 만약 검

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

의 논리회로가 간단하다. 디지털 시스템 설계에서의 회로를 구성할 때, 조합 논리와 결합하여 순차 회로의 기능을 구현하는 중요한 요소이다. 마이크로프로세서와 같은 디지털 로직 ... 에 대한 소스코드를 작성한다.작성한 소스코드를 저장한다.Project ⇒ Add Source작성한 소스코드를 추가한다.Synthesize ⇒ XST CompileImplement ... .ucf 파일을 선택한다.핀 설정에 대한 사항을 왼쪽과 같이 적고 저장한다.Implement Design을 다시 실행시켜 컴파일 한다.Simulation을 선택한다.Verilog

리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
판매자 표지

최신 ASML 합격 자소서+전화영어인터뷰+자세한 면접후기

partGraduation design course: a Digital scanner using embedded systemC, Verilog HDL, MATLABUsing FPGA DE2 ... algorithm MATLAB LOG algorithm. In addition to that, before the final version of the code, I have used ... the main code. If the latter had been selected, we would have had to change the whole hardware.All

자기소개서 | 12페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2018.02.21

다운로드 장바구니
A+ 디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 <디지털 시스템 실험 2주차 결과보고서>

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목FPGA ... 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작 ... 을 FPGA를 통해 검증한다.실험결과1) MODULE 1의 예제구현하게 될 논리 회로이다. 베릴로그 코드Model Sim을 통해 시뮬레이션 하기위한 TB 코드토의2주차 실험은 간단한 논리

리포트 | 3페이지 | 1,500원 | 등록일 2017.01.01 | 수정일 2017.01.04

다운로드 장바구니
서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 281. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용 ... 가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. 래치 종류에 따라 입력은 한개 또는 두개를 사용한다.논리 회로 시스템 설계에서 경우 ... ]A[0]Y[2] = A[1](!A[0])Y[1] = (!A[1])A[0]Y[0] = (!A[1])(!A[0])- Karnaugh Map 을 활용해 최적화 한 코드2:4

리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
ModelSim - Vending machine

하는 블록(output logic) 등으로 구성된다.개요한 학기 동안 디지털 시스템에 대해 배우면서 이론과 실습으로 Verilog 설계방법을 배우게 되었다. 이번 기말 프로젝트 ... , Input: coin/ Output: change3) Choice = 1, Input: coin/ Output: drink, changeVerilog code`timescale 1ns ... 디지털시스템Vending Machine과목명: 디지털시스템목차FSM 란?개요변수상태도동전 상태Choice = 0, drink = 0, Input: coin / Output: c

리포트 | 13페이지 | 1,000원 | 등록일 2018.01.29

다운로드 장바구니
[논리회로실험]부울대수의 간소화

부울대수의 간소화(2) : Verilog HDL code 이용1.실험 목적- 부울대수를 verilog HDL의 형태로 표현하는 방법을 이해한다.- verilog HDL code ... 로 Quartus2를 이용하여 합성하고 Programming 하는 방법을 이해한다.2. 기본 이론Verilog HDL은 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어이다. 회로 ... )는 Verilog 내부 데이터 구조와 상호 작용하는 사용자 C 코드를 쓸 수 있게 하는 막강한 특징이다. 설계자는 PLI를 이용해 그들의 필요에 맞도록 Verilog HDL 시뮬레이터를 조정

리포트 | 2페이지 | 1,500원 | 등록일 2013.11.22 | 수정일 2020.12.31

다운로드 장바구니
FPGA설계 - DE2보드 사용 버스 하차 시스템

버스 하차 시스템 최종 발표 1 조목차 1. 작품 목적 ( 설명 ) 2. 블록도 (RTL Viewer 세부 회로도 ) 3. 소스 코드 4. 부품 5. 작품 동작 . 6 . 응용 ... 분야 7. 검토 및 고찰 8 . 참고문헌1 . 작품 목적 ( 설명 ) 버스 하차 시스템 - 버스의 하차 시스템을 Verilog 로 만들어 DE2 보드에 구현 . - 논리 게이트 및 ... . 참고 문헌 (Verilog 를 이용한 ) 디지털 시스템 설계 - 강진구 , 조경순 , 김종태 , 양준성 ( 기초부터 응용까지 ) Verilog HDL - 차영배 구글 자료 검색 -Verilog servo motor 등등감사합니다 .{nameOfApplication=Show}

리포트 | 13페이지 | 2,000원 | 등록일 2016.12.24 | 수정일 2018.02.09

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기