"verilog code 시스템"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

mu0 시스템 설계서 디지털시스템설계 전전설2 디지털시스템실험 vivado

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog code 시스템" 검색결과 121-140 / 183건

디지털 시스템 실험 7-Segment 예비보고서

디지털 시스템 설계 및 실험 예비 보고서작성자:학번:실험조:실험일:실험제목7-Segment실험목표1. 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 ... -to-BCD ConverterBCD코드는 Binary-Coded Decimal로, 2진수를 이용해 10진수를 나타내는 코드이다. 숫자가 10씩 넘어갈 때마다 자릿수가 바뀌며 1 ... 자리(0~15)로 출력하는 회로이다.1. 4bit Binary-to-BCD Convertor 구현BCD-to-7Segment Decoder를 구현하기에 앞서 2진수를 BCD 코드

리포트 | 10페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
Verilog HDL 문법 자료 (A+받은 자료 입니다)

: intergrated Circuit Verilog HDL는 HiLo와 C언어의 특징을 기반으로 개발되었다. HDL은 상위 시스템 레벨부터 하위 게이트 레벨까지 하드웨어를 기술해주는 언어이 ... 생성 후 파일- new를 누른 후 verilog HDL File을 눌러 코드를 입력 할 수 있는 공간을 만들어 준다.QUARTUS 사용법코드를 작성 한다. 다 작성 후 c ... Verilog HDLHDL : Hardware Description Language VHDL: VHSIC HDL VHSIC: Very High Speed IC IC

리포트 | 34페이지 | 3,000원 | 등록일 2015.06.22 | 수정일 2015.06.23

다운로드 장바구니
Verilog HDL

Systems가 Open Verilog International (OVI)라는 조직을 구성하고 Verilog HDL을 공개1993년 IEEE Working Group이 구성 ... Post-Lab Report- Title: Lab#03_Verilog HDL -담당 교수담당 조교실 험 일학 번이 름목 차< 초록 (Abstract) >1 ... 으로율적인 설계관리HDL 언어의 구조적 설계 (structured design) 기능을 이용한 전체 설계의 기능별 분할 설계 및 설계관리 및 문서화 용이Verilog HDL의 역사

리포트 | 77페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
실험5. Decoder & Encoder 예비보고서

. 윤리의식과 문화적 소양을 갖춘 정보통신인전자공학 프로그램 교육목표1. 공학 기초지식과 전문지식을 활용하여 전자공학의 시스템, 부품, 공정, 방법을 분석하고 설계하는 능력을 기른다.2 ... : 김경수 김지승실험5. Decoder & Encoder1. 실험 목적디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.2 ... 이 존재하는 것이다 만약 n개의 입력이 들어오면 2의n승만큼의 출력이 존재한다. 보통 독립형의 집적 IC회로에 쓰이고 VHDL 이나 Verilog같은 하드웨어 언어 수단으로서 복잡

리포트 | 10페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
디지털 시스템 실험, Verilog 코딩, Adder/Subtractor/Multiplier/Divider, Binary to BCD 설계, FPGA보드 결과 포함

디지털 시스템 설계 및 실험 결과보고서실험제목Add/Subtractor/Multiplier/Divider 설계실험목표Half Adder과 Full adder를 이용하여4bit ... Add/Subtractor를 설계하고, Multiplier / Divider를 설계한다.실험결과1. Half Adder 코드를 작성하였다.2. Half Adder코드를 이용 ... /Subtractor를 구현하고 FPGA 보드에연결하여 올바르게 작동하는지 확인하였다.6. Binary to BCD코드를 모델심에서 시뮬레이션을 돌려보았다.Pin Planner

리포트 | 5페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.23

다운로드 장바구니
전전컴설계실험2-5주차결과

*************00110110010101011100111111-Verilog Modeling1)Behavioral modeling : 인간과 가장 가까운 추상적인 표현으로서 시스템 ... -5주차 Post Lab#03-[Verilog_HDL]학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수문용삼 교수님담당조교김민혁 조교님수업날짜2013.9.30-5주 ... 이 내부적으로 어떠한 동작 특성을 가지고 있는 지에 상관없이 설계자가 원하는 것을 기능적 또는 수학적인 알고리듬을 사용해서 시스템의 기능(function)을 기술하는 것을 말한다. 즉

리포트 | 23페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-5주차예비

다음과 같은 code를 작성한다.module fulladder (a, b, cin, sum, cout);input a, b, cin;output sum, cout;wire s1 ... -5주차 Pre Lab#03-[Verilog_HDL]학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수문용삼 교수님담당조교김민혁 조교님수업날짜2013.9.30-5주 ... )SCout0*************00110110010101011100111111-Verilog Modeling1)Behavioral modeling : 인간과 가장 가까운 추상적인 표현

리포트 | 14페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
디지털시스템 verilog 실험 결과보고서의 모든 것,BCDto7Segment, FlipFlop, Counter, RAM, 유한상태머신회로, Dotmatrix, Stopwatch etc

디지털시스템 실험전기전자공학부verilog module< 차 례 >1. HalfAdder2. 4BitAdderSubtractor3. DecoderEncoderMultiplexer ... . Stopwatch디지털시스템 실험 결과보고서실험제목@ 1. HALF ADDER실험목표HALF ADDER코드를 작성하여 HALF ADDER의 기능을 확인하고 Altera QuartusⅡ프로그램 ... , 4bit_subtractor 순으로 verilog 코드를 짜보고 실행하여 보았다. 전 시간에 구성해본 half_adder를 기본요소로 하여 모두 작성가능하였다. 작성코드 및

리포트 | 32페이지 | 3,000원 | 등록일 2012.11.27

다운로드 장바구니
실험2 제05주 Lab03 Pre Gate Primitive & Behavioral Modeling

할 수 있다.2) Essential background for this Lab⦁ Verilog HDLVerilog Language는 전자회로 및 시스템에 쓰이는 Hardware ... 를 Behavioral Modeling으로 설계하였다. >< Testbench code를 작성하여 Simulation을 할 수 있는 조건을 만들어주었다. >Functional Simulation ... gate로 이루어진 1-bit Full adder를 설계하여 보았다. Testbench code를 작성하고 Functional simulation과 Timing simulation

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
Flip-flop and Counter Design

-5홍범주전기전자공학과22007142082thu1-5홍성현① Use verilog HDL code to express Master/Slave J-K Flip-flopmodule ... parallel moved by connecting circuit.③ Use verilog HDL code to express 4-bit bi-directional shift ... _FF2 FF4(j4,A,clk,clr,D,DN);assign j=1; // assign j=1endmodule // end module⑤ Use verilog HDL code to

리포트 | 3페이지 | 1,500원 | 등록일 2012.11.27

다운로드 장바구니
디지털 시계 설계 보고서

되는 RISC시스템인 ARM9 Core가 사용된 Altera社의 Excaliber를 이용하는 디지털 시계를 직접 구현해 보았다.2. 설계목표Verilog HDL를 이용한 시계코드 ... (Timing)5) 작동결과사진1) SoC Master 시스템 작동사진1사진2) SoC Master 7-segment 작동사진5. 고찰Verilog 소스코드 작성, Quartus ... 한 SoC Master 시스템에 대한 깊이 있는 이해 없이, verilog 소스코드 구현부터 서둘러 진행해 생긴 문제로 생각된다. 물론 많은 시행착오를 거쳤지만 이러한 과정을 통해서

리포트 | 19페이지 | 2,000원 | 등록일 2012.05.29

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서

bench code를 GATE PRIMITIVE modeling & BEHAVIORAL modeling이 두 가지 방식을 통해 작성하고, Spartan-3로 다운받아 실제로 구현 ... , heory) for this Lab(1) VERILOG HDL [1](가) 정의“베릴로그(Verilog) 언어는 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어(Hardware ... 다.(나) VERILOG는 설계의 기본 단위가 MODULE이다. 이는 마치 C언어에서 FUCTION이 프로그램의 기본단위인 것과 같은 이치다. VERILOG로 디지털 시스템을 기술

리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)6주차예비

고 이를 코드로 구현하는 실험이었으며 verilog를 사용하는데 있어서 문제점과 주의점을 상기하고 깨닫을 수 있는 실험이었다.Ⅵ. 참고문헌 (reference)1)순차회로(래치 등 ... Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... 지는 회로로 현재 상태는 그 전의 입력에 따라 정해진다. 대부분의 디지털 시스템 회로들은 순차회로로 구성되어있다. 대부분의 순차회로는 clk 이란 요소가 존재하여 이를 통하여 값

리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
해밍코드 인코더 디코더 설계 및 성능 분석(hamming code encoder decoder performance analysis)

Rate). Verilog-HDL is used in order to understand the algorithm of error-correcting code.The ... m더를 Verilog-HDL를 이용하여 설계하였다.핵심주제어 : Hamming code, Verilog-HDL, Simulink1장. 작품과제 필요성실제적으로 사용되는 모든 채널 ... 교수님 성함Hamming code encoder/decoder design and performance analysis영문이름교수님영문 성함AbstractHamming code is

리포트 | 24페이지 | 100,000원 | 등록일 2009.12.06 | 수정일 2015.01.12

다운로드 장바구니
결과보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA.hwp

시스템을 역으로 추적하여 처음의 문서나 설계기법등을 얻어내는 reverse engineering에 주로 쓰이고 있다. 이번 실험에서는 만든 verilog 코드를 FPGA에 입력해 준 ... , do simulation and check the operation of the 4-bit adder using “ModelSim”.위에서 작성한 test bench code에서 s ... 으로 예상된다. 아래 5 - 4)에서 조금 더 자세하게 언급하기로 하겠다.4. Source code & Comment위에서 나타낸 test bench의 source code에서 각각

리포트 | 9페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
[Flowrian] 4 Bit Binary Counter (TTL 74163) 회로의 Verilog 설계 및 검증

한다. 논리회로는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설계를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다.설계는 Verilog 언어 ... 를 이용하여 모델링 되었으며, 테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고 결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.(주)시스템 센트로이드 ... 의 Flowrian으로 설계되었으며 Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.

리포트 | 6페이지 | 1,000원 | 등록일 2012.08.27

다운로드 장바구니
[Flowrian] BCD to 7-Segment Decoder (TTL 7448)의 Verilog 설계 및 시뮬레이션 검증

는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설계를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다.TTL 7447 회로와 논리적 동작 ... 하여 모델링 되었으며, 테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고 결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.(주)시스템 센트로이드 ... 은 동일하나 7 세그멘트를 Active High 로 구동시킨다는 점이 다르다.즉, 논리값 `1` 에서 세그멘트 LED 가 켜진다는 의미이다. 설계는 Verilog 언어를 이용

리포트 | 10페이지 | 1,000원 | 등록일 2012.05.07

다운로드 장바구니
Embedded System 2nd_Report LCD Control

embedded machine. The reason is that we didn’t fully verify of the verilog code we designed. We thought ... that it’s our mistake. But, this code is properly operated in modelsim simulation like above s ... Modelsim simulation, so this tool's source code was not compatible with Laboratory's xillinx version

리포트 | 60페이지 | 3,500원 | 등록일 2013.10.28

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) 16bit Full Adder 보고서 (verilog코딩)

FPGA를 이용한 디지털시스템 설계 REPORT1bit, 4bit full adder를 이용한 16bit full adder 설계1. 실험목표이번 실험의 목표는 Verilog언어 ... 를 이용하여 1bit , 4bit fulladder를 설계하고 최종적으로 16bit fulladder를 설계한 후 시뮬레이션하는 것이었다.2. 실험과정 및 소스코드16bit ... 과 같다.위 내용들을 토대로 코드를 짜면 아래와 같다. - 1bit full addermodule fulladder(sum, c_out, a, b, c_in);output sum

리포트 | 12페이지 | 2,000원 | 등록일 2015.09.25

다운로드 장바구니
결과보고서-Exp 10. Co-emulation & Optimization IDCT.hwp

verilog 코드에서 각 stage 내의 operation 들은 서로 독립적으로 작용하므로 파이프라이닝의 효과를 얻을 수 있었다. 여기서 걱정하였던 부분은 Read After ... 정도원래 code를 synthesize 하고 난 report는 다음과 같았다.Area ReportSpeed Report즉, 위의 그림과 같이,Number of Slices ... 였다.2) start를 써야 하는 이유start를 쓰지 않고 coding을 하였을 때는, rst 이 0인 경우에 posedge clock마다 counter를 1을 증가시키고 ret

리포트 | 5페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니

이전10개 1 2 3 4 5 678 9 10 다음10개

파워링크

신청하기