• 캠퍼스북
  • LF몰 이벤트
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

arithmetic circuit design(예비)

*슬*
최초 등록일
2011.07.09
최종 저작일
2009.03
11페이지/한글파일 한컴오피스
가격 1,000원 할인쿠폰받기
다운로드
장바구니

* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다. 한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.

소개글

arithmetic circuit design(예비)

목차

1. Objective

2. Theory

(1) 4-bit Adder / Subtracter

(2) 4-bit ALU

3. Reference

본문내용

1. Objective
Understand the expression of negative binary number and 4-bit adder/subtracter with verilog simulation and FPGA Kit. Based on what we`ve learned before, make ALU(Arithmetic Logic Unit) verilog code capable of 4-bit logic and arithmetic calculation. Then verify this with simulation and FPGA Kit.

2. Theory
(1) 4-bit Adder / Subtracter
The simplest adder is composed of half adder and full adder. But subtracter is exceptional. If we design the circuit which subtracts number just like we do, it needs extra circuit, which is undesirable. To solve this problem, adder/subtracter in digital circuit uses specific number. This is called two`s complement number. With this number, we can implement both adder and subtracter in one circuit.

참고 자료

- Contemporary Logic Design ( 2th Edition ), Randy H.Katz
- Wikipedia dictionary
- Naver 백과사전
- Fundamental of Logic Design ( 5th Edition ), Charles H. Roth jr

자료후기(1)

*슬*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

최근 본 자료더보기
탑툰 이벤트
arithmetic circuit design(예비)
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업