"verilog code 시스템"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

mu0 시스템 설계서 디지털시스템설계 전전설2 디지털시스템실험 vivado

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog code 시스템" 검색결과 161-180 / 183건

중간실기고사

equential logic5. moore and mealy machine for controller이상의 내용입니다.코드 내용은 되도록 간결하게 설계될 수 있는 내용을 출제하겠습니다.2번 ... .2-1번입니다.소스코드`timescale 1ns / 1ps ... Device:// Tool versions:// Description://// Verilog Test Fixture created by ISE for module: ads_4

리포트 | 9페이지 | 2,000원 | 등록일 2012.04.20

다운로드 장바구니
Velilog이용해서 ALU설계.(쿼터스툴에서)

에 할당d code에 같이 기록했습니다.(기존의 코드와 합쳤기 때문에 새로운 코드만 빼내서 정의하기에는 좀 어색한 감이 있어서입니다.)추가된 Operation의 기능(Block ... Your Name & Student ID김 순 준 , 2003709083OverviewProject Description이번 프로젝트는 다양한 종류의 디지털 시스템 설계를 위해 사용 ... .Quartus II 설계 툴의 개념 및 사용 방법의 이해간단한 ALU (Arithmetic and Logic Unit)의 설계를 예제로 Verilog를 이용한 설계 방법에 대한 이해 및

리포트 | 17페이지 | 1,500원 | 등록일 2008.04.09

다운로드 장바구니
디지털공학 Verilog 프로젝트

MAIN SUBJECT Testbench code CONCLUSION Main code I N D E XINTRODUCTION Part. 1 프로젝트 개요 프로젝트 이론1 ... . 프로젝트 이론 (FSM) 순차적인 디지털 회로의 상태 변화를 나타내는 방법THE MAIN SUBJECT Part. 2 Main code Test-bench code Time ... ; reg [2:0] next_state ; 1.Main code(intro part)//-------------------------------------------------

리포트 | 17페이지 | 3,000원 | 등록일 2008.06.18 | 수정일 2021.12.21

다운로드 장바구니
임베디드 시스템 실험 : 깜박이는 Seven segment 구현

4. Discussion 직접 펌웨어와 하드웨어의 작성한 7-segment 소스코드를 키트에서 구현하는 실험이었다. 사실 처음에는 아무것도 몰라서 계속 조교님께 질문만 잔뜩 ... 했었지만 실험이 진행될수록 장치의 구동원리 등에 대하여 조금씩 눈을 뜨게 되면서 임베디드 시스템에 대한 이해도가 높아지는 것이 매우 재미가 있었다. 또한 어느정도 이런식으로 구현 ... 된다는 것을 알게 되어 조금이나마 자신감이 생기는 것을 느꼈다. 물론 verilog 를 그다지 잘 하지 못해서 많은 문법적인 오류가 있어서 난감하기도 하고 많이 아쉽기도 하

리포트 | 8페이지 | 1,000원 | 등록일 2009.05.23

다운로드 장바구니
디지털 논리회로 실험, 부울법칙 및 드모르간, 글리치, 해저드, half/full adder 실험 예비 보고서

00000100010010110110010011101001110111113. Verilog HDL 분석1) 부울 대수 Verilog 코드// 설계 모듈과 포트 연결module BOOL_LAW(A, B, C, D ... =T1|T2;endmodule4. 예비보고1) 드모르간의 정리를 Verilog 코드로 작성하시오.ⅰ. 드모르간 정리 Verilog 코드module DL(A, B, D1_1, D1_2 ... 1. 실험목표① 부울 법칙에 대해 이해한다.② 드모르간의 정리에 대해 이해한다.③ 부울법칙과 드모르간의 정리를 Verilog를 이용해 시뮬레이션 한다.④ 글리치와 해저드의 개념

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
[ASIC] VHDL, Verilog, SystemVerilog의 비교

시뮬레이션 제어 capabilities (system tasks) 세트를 정의한다. 이러한 미리 정의된 시스템 tasks와 복잡한 데이터 타입의 부족의 결과로 Verilog 사용 ... VHDL, Verilog, System Verilog의 비교Introduction무수한 하드웨어설계언어의 개선이 증가함에 따라, 특정 설계에 있어 어느 언어가 최적인지를 결정 ... .· System Verilog : Verilog의 개선판. 현재 System Verilog는 Accellera에 의해 정의되고 있으므로 아직은 IEEE 표준안이 마련되지 않았다.언어별 일반

리포트 | 7페이지 | 1,500원 | 등록일 2008.04.03

다운로드 장바구니
KT의 IT직군 자기소개서 입니다. 최종학격 자기소개서 입니다. 2013 하반기. 정성을 다해 쓴 자소서 입니다.

들이 거래되는 환경이 안정화 되어야 합니다. 이는 클라우드 시스템을 제대로 이해하는 것을 바탕이 되어야 가능합니다. 소비자들의 니즈를 분석하는 빅데이타 기술 필수적인데, 역시 ... 클라우드 시스템 위에서 가능한 일입니다. 저는 이 기술에 대한 남다른 이해도를 바탕으로 디지털 콘텐츠가 유통될 수 있는 완벽한 플랫폼 구현에 기여하고 싶습니다. 나아가 더 창의적이고 ... , 컨트롤 value를 형성하는 모듈 등으로 구성되었습니다. 모듈은 모두 verilog언어 기반으로 코딩을 통해 만들었습니다. 두 번째는 그 모듈을 잇는 것입니다. 모듈마다 input

자기소개서 | 3페이지 | 3,000원 | 등록일 2013.12.18

다운로드 장바구니
Embedded System을 이용한 디지털 오실로스코프에서 Triggering 구현

-------------------------43.1.1.EPLD 구현을 위한 설계 ---------------------43.1.2.EPLD를 구현한 Verilog code -- ... ---------------63.2.Sever.c code --------------------------------73.2.1.Horizontal resolution ------ ... Embedded System을 이용한 디지털오실로스코프에서 Triggering 구현목 차1.서론 ----------------------------------------- 21

리포트 | 14페이지 | 1,500원 | 등록일 2009.06.08

다운로드 장바구니
Minterm 값 출력 및 Parity bit를 통한 에러 검출

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부작성자 : 고려대 ... 이 될 것이다.▶ verilog codemodule Minterm(X,M);input [2:0]X;output [7:0]M;wire [2:0]A;not (A[0],X[0]);not ... 화된 조합으로 1을 output으로 내보낸다.□ Parity Generator- 데이터를 송?수신 할 때 에러를 검출할수 있는 코드로, 짝수 패리티와 홀수 패리티를 가지고 있다.- 에러

리포트 | 4페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
Verilog를 이용한 교통신호제어기(TLC) 설계

된 변수3. Verilog 설계유사 코드//Define True/False & DelaysTRUE 1'b1, FALSE 1'b0, LI1 8, LI2 6, SI 2//Module ... Digital System Design HW #32007142105 Kim Jang-wook1. S_TLC의 Block DiagramInputsX : Local road에서 차 ... 를 감지하는 센서P : 보행자가 누르는 버튼clock : 시스템 clockclear : 1일 경우 시스템 리셋Outputshl : 고속도로 신호등의 색ll : 국도 신호등의 색pl

리포트 | 11페이지 | 1,500원 | 등록일 2009.11.17

다운로드 장바구니
판매자 표지

[VHDL] Entity, Architecture, VHDL, Process문

자가 설계하고자 하는 시스템의 외적 연결을 담당하는 부분이다. 엔티티의 이름, 포트의 이름, 포트의 모드, 포트의 자료형을 정의한다. 회로의 내부적인 구조나 연결 등을 고려할 필요 ... 로만 연결되어 있는 경우이다.2.Architecture사용자가 설계하고자 하는 시스템 내부의 동작을 세부적으로 정의하는 부분이다.시뮬레이션되는 모든 엔터티들은 아케텍쳐 서술문 부분 ... 에서 프로그래밍된 병행문은 하드웨어상의 네트리스트와 같은 의미로서 수행되기 때문에 코드 내의 위치상 선후 관계와 실행 순서와는 실제 아무런 상관이 없다. 소프트웨어 프로그래밍과의 중요

리포트 | 4페이지 | 1,500원 | 등록일 2009.05.04

다운로드 장바구니
디지털 논리 실험, Half adder와 Full adder 실험 결과 보고서

*************10111010001101101101011111실험 6에서는 Half Adder와 Full Adder의 원리를 공부하고 그 원리를 토대로 회로를 구성하고 Verilog HDL로 코딩하여 결과를 확인해보 ... /Subtractor의 진리표실험 7에서는 2의 보수를 이용한 4-bit Adder/Subtractor에 대해 공부하고 코드로 설계해 보았다. 기본적으로는 실험 6의 전가산기와 같은 원리 ... 필요한 부분에서 발생하는 노이즈 펄스로 인해 일어나는 일시적인 오동작이다. 잘못된 출력이나 시스템 충돌을 일으키는 원인이 된다. 하드웨어적인 문제. 서로 다른 경로를 지나온 신호

리포트 | 4페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
Quartus 툴을 이용하여 verilog로 가감산기.간단한 ALU 구현하기

ConsumptionCode Additions and Modifications (Software Part)Modified CodeWe modified code in Y functions.We ... modified the function ... in file ... to (describe changes for each function).New CodeWe wrote new code c ... Objectives - 이 프로젝트의 목표는 하드웨어 기술 언어 중의 하나인 Verilog 언어를 숙지함으로써 하드웨어 설계를 할 수 있고, 구현하는데 필수요소인 Quartus를 사용

리포트 | 18페이지 | 9,000원 | 등록일 2007.12.09

다운로드 장바구니
RCA

하여 Carry out에 넣어줌Verilog코드1.Full Adder만으로 instance로 RCA를 구현한 경우module rca(cin,x,y,s,cout); //모듈 rca의 포트선언 ... 1.실습목표Full Adder 모듈을 사용하여서 4비트 Ripple Carry Adder를 설계 할 수 있다. 연산 회로 는 디지털 시스템에서 많이 사용되는데 연산회로중의 하나인

리포트 | 16페이지 | 2,000원 | 등록일 2011.02.28

다운로드 장바구니
[논리회로, 전자계산기 구조]verilog HDL & xilinx 툴 사용법

게이트 수준의 모델링 Xilinx Tool 사용법Verilog HDL 이란?Verilog는 부품이나 보드 및 시스템 차원에서 전자시스템을 설계하는데 사용되는 HDL ... Design Systems – Phil Morby에 의해 디자인 (Verilog-XL) – 1989년 Cadence Design Systems에 합병 – 1990년 Open Verilog ... 이 열린다 2) HDL Editor 창에 coding 한다.툴 사용법(6)3) Coding이 완료되면 상단 항목에 있는 Synthesis - Check syntax 를 이용

리포트 | 41페이지 | 1,500원 | 등록일 2004.12.07

다운로드 장바구니
디지털회로 - 주파수 카운터 사전

11. 주파수 카운터제출일실험조이름-사전 보고서-? 실험목적이번 실험의 목적은 주파수를 계수하는 카운터의 동작을 이해하고 verilog 코드를 이용해 설계하는 것이다.? 이론1 ... _1M와 Freq_in 신호를 갖는다. clk_1M는 1Mhz의 주파수를 갖는 시스템의 메인 클럭으로서 1초를 계수하는데 사용한다. Freq_in 신호는 측정하고자 하는 입력 신호이 ... 레지스터를 정의한 블록이다. 시스템은 1Mhz의 클럭 신호인 clk_1m를 입력으로 사용하고, 측정할 주파수를 freq_in을 사용하여 입력받는다. display_1m, display

리포트 | 6페이지 | 1,000원 | 등록일 2008.04.09

다운로드 장바구니
[OFDM]FPGA를 이용한 OFDM 모뎀 구현

FPGA를 이용한 통신시스템 구현목차1. 서론1.1 연구목적1.1.1 동기1.1.2 졸업작품 진행도1.2 기존연구1.2.1 OFDM 이론1.2.2 HDL(Hardware ... . 부록 - 소스코드7.1 OFDM MODEM7.1.1 UART BaudGen7.1.2 UART 송신부7.1.3 UART 수신부7.1.4 QPSK Mapper7.1.5 QPSK ... 으로 설계하는 것과 달리, 시스템의 사양이 변화했을 경우 시스템의 구조를 쉽게 변경할 수도 있다. 또한 제조 공정에 특화된 Library에 독립적으로 설계가 가능함으로 인해, 어느

리포트 | 81페이지 | 10,000원 | 등록일 2005.12.18

다운로드 장바구니
컴퓨터 구조 및 설계 홍릉 과학 출판 CD부록 Glossary

of sophisticated systems.복잡한 시스템의 설계를 용이하게 하기 위해서 하위 레벨의 세부사항이 위에서는 보이지 않도록 하는 모델.acronym 두문자어A ... renders lower-level details of computer systems temporarily invisible in order to facilitate design ... 제어를 포함하는 프로세서의 구성.microcode 마이크로코드The set of microinstructions that control a processor.프로세서를 제어

리포트 | 43페이지 | 1,000원 | 등록일 2006.09.20

다운로드 장바구니
[전자공학] [proposal] Network Processor ISA 구현 프로포잘 (프로포절)

하여, MAC에서 하는 일들을 C/C++을 이용하여 모델링을 한다.② ARM 시뮬레이터를 사용하여 C/C++로 작성된 코드를 Compile하여 어떤 실제 사용되고 있 ... 을 정의한다.④ Instruction Set을 Verilog-HDL로 구현을 한다.⑤ 구현된 ISA를 ModelSim을 이용하여 Simulation한다.- 구현된 ISA가 원 ... ISA와 비교5. 참고문헌[n] Douglas E. Comer, Network Systems Design Using Network Processors, Intel IXP

리포트 | 2페이지 | 1,800원 | 등록일 2004.12.03

다운로드 장바구니
[전자, 시스템칩설계]verilog를 이용한 4bit Full adder

code & block diagram① Half addermodule halfadd (a, b, sum, co);input a;input b;output sum;output co ... 최종적으로 이런 형태의 4-bit Adder를 설계한다.LSB의 계산은 앞 단에서 발생하는 carry가 없으므로Half adder를 사용한다.3. 실험 결과(1) verilog ... 한 carry를 입력할 수 있는 input 단자가 3개인 full adder를 사용하여 parallel system을 구현하였다.즉, 반가산기(s1)에서 발생한 carry는 wire

리포트 | 6페이지 | 1,000원 | 등록일 2006.06.26

다운로드 장바구니

이전10개 1 2 3 4 5 6 7 8910 다음10개

파워링크

신청하기