"Simulation Module"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 모듈형 전전설3 전전컴설계실험2 arena 시뮬레이션 Aspen Hysys plus 차이

판매자 표지는 다운로드시 포함되지 않습니다.

"Simulation Module" 검색결과 61-80 / 515건

통신공학실습 예비레포트 - 실험08-FM Modulation and Demodulation

Pre-Lab Report- Title: Lab#08_FM Modulation and Demodulation -담당 교수담당 조교실 험 일학 번이 름목 차 TOC \o "1-3 ... ) FM(가) FM ModulationFM은 Frequency Modulation의 약자로 Message Signal의 크기 변화를 Carrier Signal의 주파수 변화에 담 ... Modulation(나) FM Demodulation변조된 신호를 다시 Message Signal로 복원하는 것을 말한다.그림 SEQ 그림 \* ARABIC 2 – FM

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2021.04.04

다운로드 장바구니
통신공학실습 결과레포트 - 실험06_ AM Transmitter

소개)가. Purpose of this LabXR2206과 RC회로로 Function Generator를 만들 수 있다. BJT와 RLC 회로로 AM Modulation 회로 ... (Required theory) for this Lab(1) AM(가) AM ModulationAM은 Amplitude Modulation의 약자로 Carrier의 Amplitude ... 를 정보 신호(Message Signal)의 세기에 따라 변화시키는 변조 방식이다.그림 SEQ 그림 \* ARABIC 1 – AM Modulation(나) AM Detection변조

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2021.04.04

다운로드 장바구니
디지털시스템설계실습_HW_WEEK8

• Simulation Result결과를 보면, din의 초기값으로 0000이 들어왔고, clk과 sin에 맞춰 1씩 shift 되다가 load가 활성화되었을 때, din ... 에서 load가 활성화 되고 din=1010이 입력되어 qout=1010으로 바뀌는 것을 통해 모듈이 잘 작동함을 알 수 있다.• Discussion이번 과제는 16x8bit

리포트 | 6페이지 | 2,000원 | 등록일 2023.06.11

다운로드 장바구니
우울감이 동반된 암환자 간호 -방 탈출 게임 적용- (Nursing care of cancer patients with depression -room escape game application)

한국의료시뮬레이션학회 도경진, 최현숙

논문 | 8페이지 | 무료 | 등록일 2025.03.12 | 수정일 2025.03.28

다운로드
fpga bcdconverter

한 Verilog Module에 대한 설명이 모듈은 8to3인코더로 8bit입력을 하면 3비트의 출력이 나오게 된다. 진리표에 있는 8 가지의 각각다른 입력에 의해서 8개의 각각 다른 출력 ... ns마다 출력하게 설정하였다.- Simulation 파형이 왜 그렇게 나온것인지?모듈에서 백의자리,십의자리,일의자리로 나눠서출력하도록 설정하였다.맨처음 초기상태인 0ns일 때 입력 ... egment가 위의 표대로 동작하는 것을 확인할 수 있다.- Simulation 파형이 왜 그렇게 나온것인지?binary모듈에서 십의자리,일의자리로 나눠서 출력하도록 설정하였다.초기상태

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,000원 | 등록일 2021.05.05

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 3주차 예비+결과(코드포함) Verilog HDL

되며, 여백(빈칸, 탭, 줄바꿈) 등으로 끝나며 프린트 가능한 ASCII 문자들을 식별자에 포함시키는 수단을 제공한다.-테스트벤치 모듈⇨HDL 모델을 시뮬레이션하기 위한 Verilog ... 모듈이다. DUT에 인가될 시뮬레이션 입력(stimulus)을 생성하는 구문이자, 시뮬레이션 대상이 되는 모듈(Design Under Test; DUT)의 인스턴스이 ... 다. 시뮬레이션 입력에 대한 DUT의 반응(response)을 관찰한다.다.Simulation1.1-bit Full Adder with primitive modeling method우선 아래

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 7주차 예비+결과(코드포함) 자판기 Sequential_Logic_Design_II FSM and Clocked_Counter

한 Vending machine의 code 및 시뮬레이션 결과를 확인 및 검증에 관한 보고서이다.II.Vending machine 설계 code 및 Simulation 결과A.CodeA Part ... 에서는 code 전문을 부분별로 나누어 설명한다. Fig.1은 모듈 정의, input 및 output 정의, register 정의 및 parameter 정의를 한 부분이다. T

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
Amkor Technology Korea 앰코테크놀로지코리아 연구개발 합격 자기소개서

Simulation 및 Modeling 전문성 강화'학부 및 대학원 과정에서 전자기학 및 마이크로파 공학을 기반으로 한 RF 핵심 부품 설계 기법들을 공부하였고, 연구실 세미나를 통해 ... RF 송수신 모듈, RF 핵심 수동 소자 등 RF 분야별 연구에 대해 깊이 있는 지식을 쌓았습니다. 이를 활용하여 주된 연구로는 ‘전자기 해석’, ‘전자기 구조 해석을 위한 모델링 ... 게 습득하여 목표를 달성할 수 있었습니다. 일례로 차량용 키에 적용 가능한 송ㆍ수신 모듈을 설계 업무를 진행한 적이 있습니다. 개발 기간이 4~6주로 짧았지만, 모듈에 들어가

Non-Ai HUMAN
| 자기소개서 | 3페이지 | 3,000원 | 등록일 2021.06.11 | 수정일 2021.06.15

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board

하여 설계한 게이트 및 회로의 동작을 Simulation하고 이론과 비교 및 확인한다.나.이론적배경1)OR gate는 두 입력이 모두 0일 때만 출력이 0이고, 나머지 경우엔 출력 ... 와 AND gate로 이루어지며, Sum과 Carry의 두 출력을 내보낸다. Sum은 XOR gate의 출력이고, Carry는 AND gate의 출력이다.3)Module Instance ... . 마지막 Full Adder가 C_out을 출력으로 내보낸다.다.Simulation1)OR gate, XOR gate 위 그림은 각각 Xilinx에서 구현한 OR gate

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2(mealy,moore,코드포함) 7주차예비레포트

→ …=> MODULE=> VERILOG CODE=>SIMULATION(case1) 아래에 보면 down을 통해서 0=>255로 가는과정을 확인하였다.case2)load enable의 유지시간 ... 부터 Count 시작=> module=> verilog text(처음에 오류가 있는 MODULE에서 베릴로그 텍스트를 추가하고 나서 그후에 MODULE을 수정하닌깐 베릴로그 텍스쳐에선 그 ... 기입(RESET은 P57로 설정 확실하진 않다)3.아래의 MOORE STATE diagram 에 근간해서 MODULE을 짯다. 이때.=> MODULE부연설명 : n,d,sw1,sw2

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2(Bcd converter 코드포함) 5주차예비레포트

=> MODULE=> VERILOG CODE=>SIMULATION(alway문 사이에서 300초 단위로 반복됨을 알 수 있다.)=> UCF(PIN 설정)● 아래 표를 참조하여 BCD to ... . always문 안에서 if문을 사용가능하다.하지만 alwayas 문안에선 module instance가 사용불가능하다.=> 이 과정을 module instance 안에서 받 ... 아내게 하자.2. Unsupported procedural assignment 이거 뜨면 always나 assign같은 이런 종류의 함수를 잘못쓰고 있는거다.3.8bit 모듈

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30

다운로드 장바구니
[예비보고서] 6.위상제어루프 (PLL)

은 1930년대에 Phase Locking 개념이 개발된 이래로 전자공학, 특히 통신 분야에 광범위하게 사용되고 있다. 이를테면 Amplitude-Modulation 내지 ... 는 Frequency-Modulation 등의 변조가발생한 signal을 안정적으로 추출하거나, 안정적인 고주파 주파수를 합성하는 데에 사용된다. 또한, 디지털 시스템에서 Clock Recovery ... 며Storage time이 Typ. 200ns 이하임을 확인했다.(2N3904 Datasheet)6-3-3 위상검출기Simulation tool Pspice를 이용하여 아래 그림 6

리포트 | 8페이지 | 1,000원 | 등록일 2023.01.03

다운로드 장바구니
가상 실재감 향상을 위한 시뮬레이터 제어 방안 연구 (A Study on Simulator Control for Improving Virtual Presence)

한국게임학회 정수빈, 박성수, 성정환

논문 | 10페이지 | 무료 | 등록일 2025.03.11 | 수정일 2025.03.28

다운로드
인하대 전자회로2 ㄱㅈㄱ교수님 설계 과제 1(cs amplifer)

UM3 3 2 1 1 PCH W=10U L=10UMI 2 5 0 0 NCH W=129U L=100U** Simulation **.DC VGS 0 1.8 0.001.PROBE i ... uA가 흐르도록 설계 하였는데 약간의 오차가 발생하였다. 이는 channel length modulation 효과를 무시했기 때문이다. 따라서 이 효과를 인정하고 람다값을 계산해주 ... 0 0 NCH W=20U L=10UM8 3 3 2 2 PCH W=10U L=10UM9 2 2 1 1 PCH W=10U L=10U** Simulation **.DC VGS 0 3 0

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2021.04.01

다운로드 장바구니
판매자 표지

인하대 VLSI 설계 Microprocessor 프로젝트 결과보고서

칩같이 NAND3 + INV의 조합으로 구현하였다.■ Decoder Layout, Netlist, Simulation 결과 및 분석위 내용들을 종합하여 구현한 Decoder 전체 ... 하여 전체적으로 직사각형 모양으로 Layout을 만들어 차지하는 area를 줄였다.Word0Word4Word1Word5Word2Word6Word3Word7: Simulation 결과 ... 으로 precharge, Sense_clk, W 신호를 내보내는 Module이다. SRAM Controller의 모든 신호는 CLK과 동기화하여 Read/ Write 동작이 알맞

리포트 | 52페이지 | 3,000원 | 등록일 2023.03.15 | 수정일 2023.05.10

다운로드 장바구니
SK하이닉스 설계 최종 합격 자기소개서(자소서)

을 이용해 SPICE Simulator를 구현하다]삼성전자 파운드리 장기현장실습 중 시뮬레이터에 대한 이해를 향상시키기 위해 OJT를 수행하던 중, 간단한 Simulator를 코딩 ... 하여 외부 8x8 LED dot matrix를 추가로 구입하여 matrix 위에서 뱀이 이동하며 사과를 먹으면 점수가 올라가는 게임을 구현하였습니다. 설계할 모듈이 많아 각 모듈 ... 의 input output과 기능을 정의한 후에 나누어 각자 구현하였습니다. 저는 게임 규칙과 점수 표시 모듈을 작성하였고, 다른 팀원은 디코더와 피에조, matrix data I/O

자기소개서 | 13페이지 | 3,000원 | 등록일 2023.02.13

다운로드 장바구니
설비 제작 프로젝트 일정표로, 단계별 작업과 주간 일정이 분기 및 월별로 나열되어 있으며, 세부적인 주요 작업과 일정이 포함 되어있습니다

공동 검토" 최종 설비 사양 확정 설비 발주/수주 Final 견적 Nego.(견적서) P/O 발행 → 접수 P/O 기타 검토 사항 Simulation 및 Demo 여부 검토 검토 ... 사양 확인 User 사양서 " 핵심 공정 선행 개발 검증 Simulation 및 Demo 여부 및 대상 선정 검토" 표준화 여부 및 대상 선정 검토 [기구 & 전장(H/W+S/W ... )] 표준화 준수 여부 확인 (조립도 검토 단계) 표준화 적용 확인조립 단계 상세 설계 구상 설계 검토회(D/R_1) 실시 기구부 Unit별 (또는 Module별) 상세 설계 전장부

서식 | 1페이지 | 2,800원 | 등록일 2024.09.27 | 수정일 2024.10.02

다운로드 장바구니
통신공학실습 결과레포트 - 실험08_ FM Modulation and Demodulation

Post-Lab Report- Title: Lab#8_FM Modulation and Demodulation -담당 교수담당 조교실 험 일학 번이 름목 차 TOC \o "1-3 ... "_Toc56227033" 6. Reference (참고문헌) PAGEREF _Toc56227033 \h - 12 -이 실험은 XR2206소자를 이용해 FM Modulation ... 하여 FM Modulation Circuit을 설계하고, 그 동작을 확인한다.나. Essential Backgrounds (Required theory) for this Lab(1

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2021.04.04

다운로드 장바구니
종합 자동차 용어 및 LAMP 종류

, Simulation(Analysis) 검증이 필요"공용DV단계Design Verification설계검증ECMEngine Control Module엔진 제어 모듈E공용ECOEngineering ... Control Unit에어백 컨트롤 유닛ADMAssist Door Module동승석 도어 모듈공용AFLSAdaptive Front-Lighting System차량의 주행 환경 ... SWIntegrated Memory SystemIMS 스위치IPMIntelligent itegrated Platform Module인텔리전트 이터그레이티드 플래폼 모듈

Non-Ai HUMAN
| 리포트 | 2페이지 | 5,000원 | 등록일 2022.03.17

다운로드 장바구니
신호수신시스템 성능 검증을 위한 신호원 모의발생기 (Simulated RF Signal Generator for Receiver Performance Verification)

한국정보통신학회 김동규, 윤원식

논문 | 8페이지 | 무료 | 등록일 2025.05.27 | 수정일 2025.06.04

다운로드

이전10개 1 2 345 6 7 8 9 10 다음10개

파워링크

신청하기