"디지털논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 아날로그 논리 회로 게임

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로설계" 검색결과 1,181-1,200 / 2,328건

Up/Down 카운터 예비보고서

= 0000까지 계수한 후에는 어떤 상태로 변하는가?회로도시뮬 결과시뮬 분석실험1번 의 경우 Q바의 값이 다음 플립플롭의 클럭으로 들어가는 다운 카운터의 회로를 설계해 보는 것이다. 위 ... 을 확인할수 있다.(2) 다음 회로를 구성하라회로도시뮬 결과시뮬 분석실험2번 의 경우 X입력 값에 따라서 다운카운터터/업카운터 로 변화하는 회로를 설계하는 것이다. 위의 결과를 살펴보 ... 실험 제목 Up/Down 카운터실험 목적증계수, 감계수 및 증/감계수의 논리를 이해한다.관련이론증가 2진 카운터 sequence에서는 내부의 상태를 변화하는 과정이 출력

리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
전전컴설계실험2-Final Report

FSM이란 '제한된 상태들의 변화를 순차적으로 나타내는 장치'라고 또다시 표현할 수 있다. FSM는 디지털 논리에서 회로를 꾸미고자 할 때 중요하게 사용되는 방법중의 하나입니다 ... Backgrounds for this Lab-FINITE STATE MACHINEFSM은 일반적으로 디지털회로를 꾸밀 때 사용하는 중요한 기법중의 하나이다. 순차적인 디지털 회로 ... .주로 마이크로 프로세서 뿐만 아니라 디지털로 꾸밀 수 있는 모든 회로들의 주요 CONTROLER회로를 꾸미는 방법으로 사용되기도 한다. 즉 현재의 상태가 숫자로 표현해서 '0의 상태

리포트 | 24페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
Encoder와 Decoder의 기능 예비보고서08

▣ 목 적(1) Encoder와 Decoder의 기능을 익힌다.(2) 부호변환 회로의 설계방법을 익힌다.(3) Seven-segment(숫자표시기)의 사용방법을 익힌다.▣ 이 론 ... 를 decoder(복호기)라고 한다.(1) 디코더(Decoder)디코더(Decoder)는 코드화된 입력을 출력으로 변환하는 다중-입력, 다중-출력 논리회로이다. 입력코드의 수는 일반적으로 출력 ... BA의 4가지 조합의 부호들을 받아 서로 유일하게 구분되는 4개의 출력으로 바꿔주는 회로를 말한다. 회로의 인에이블(enable)입력이 존재한다면 반드시 정상적인 논리출력을 얻기 위

리포트 | 3페이지 | 1,000원 | 등록일 2013.12.10

다운로드 장바구니
7-segment를 이용한 숫자 출력 프로젝트 최종 보고서

7-segment를 이용한 숫자 출력- 논리회로 실험 -목차1. 서론1.1 7segment의 종류1.2 7-Segment의 제어1.3 사용 소자 DATA SHEET2. 회로 설계 ... 하여 0~9까지 표현되는 논리 회로를 설계 하였다. binary 스위치를 이용하여 0~9까지의 값을 각각 0000~1001로 입력하였고, 7-segment에서 출력이 표현되도록 회로 ... 논리회로로 쉽게 구성할 수 있다.1.3 사용 IC 소자IC 7404INVERTERIC 74082-IN-ANDIC 74113-IN-ANDIC 74214-IN-ANDIC 74322

리포트 | 12페이지 | 2,000원 | 등록일 2013.12.22

다운로드 장바구니
최종 실험42 AND OR 결과레포트

전자회로설계 및 실험[ 실험 42. 디지털 집적회로: AND, OR 게이트결과 레포트 ]디지털 집적회로 보고서 작성 방법AND게이트, OR게이트, 혼합 AND-OR게이트의 이론 ... 적인 특징을 이해한 후 실험을 통한 출력 값에 따라 보고서를 작성하고, 실험에서 느낀 점을 부가적으로 서술할 것이다.AND게이트0 또는 1로 표현되는 논리회로에서 곱으로 표현 ... 가 1( HIGH )이 출력되는 것을 확인하는 실험이었다.OR게이트0 또는 1로 표현되는 논리회로에서 합으로 표현 가능한 OR게이트의 연산을 수행하고 이에 대한 특성 등을 실험

리포트 | 6페이지 | 3,000원 | 등록일 2013.12.23

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서

다. 논리 게이트 들의 조합으로 모델링 한다. 기본적이고, 회로의 기본 지식이 있는 사람들은 직관적으로 설계 할 수 있다.(나)게이트지연실제 회로에서 논리 게이트는 각각의 게이트 ... ) 덧셈하기 위한 논리 회로의 하나로 전가산기는 3개의 Hyperlink "http://terms.naver.com/entry.nhn?docId=847484" 디지털 입력(비트)을 받 ... Description Language, HDL)이며, 줄여서 '베릴로그 HDL'이라고 부르기도 한다. 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다.”라고 설명되어 있

리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
VHDL을 이용한 논리 게이트 실습

2009144029이름우 경 제1. 실습명 : QuartusⅡ를 이용한 기본논리게이트(And,Or,Nand,Nor,Not,Xor,Xnor)의 설계 및 실습2. 실습목표 :(1 ... ) QuartusⅡ로 기본논리게이트 설계를 Schematic과 VHDL로 해보고 비교해본다.(2) 기본논리게이트의 반복설계로 QuartusⅡ를 숙달한다.3. 이론 :(1) 기본논리게이트 ... 을 모두 입력 하였으면 두 번째 단계로는 합성 (Synthesis) 단계 이다. 이 단계는 입력 된 디자인을 실제 디지털 회로로 변환 하는 과정이다.합성이 완료가 되면 그 다음 단계

리포트 | 28페이지 | 1,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post

실습 Lab#03 Verilog HDL, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ4주차. Verilog HDL실험 날짜2016. 9. 26학번이름Professor조교Expected ResultsAND Gate

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
판매자 표지

2018 삼성물산, 삼성전자, 자소서, 자기소개서, IT직무 , 삼성그룹, 삼성, 대기업

두 과목은 모두 VHDL로 FPGA를 설계하는 수업이었습니다. 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. 처음 배우는 언어는 곧 잘 ... 에 관심이 많았던 저는 코딩하는 일이 재밌었고, 교육용 보드로 여러 가지 센서를 제어 해보는 것도 재밌었습니다.하지만 실패를 맛 본 건 임베디드 시스템 수업과 디지털합성설계 수업. 이 ... 이 잘못 됐는지 발견을 못하고 결국 처음부터 설계를 했습니다. 다른 과목의 시험에는 신경 쓰지 못하고 밤새 VHDL설계만 했지만 결국 마감일까지 완성을 못했습니다. 실패의 요인 중

자기소개서 | 4페이지 | 8,000원 | 등록일 2018.05.18

다운로드 장바구니
전전컴실험Ⅱ 06반 제03주 Lab#02 [『HBE-ComboⅡ-SE』, 『ISE』] 예비 보고서

설계하여 실습을 위한 장치로, 디지털 논리회로에서 많이 사용하는 스위치, LED, FND(FND), Character LCD와 같은 주변 장치를 위주로 구성하여 장비의 크기 ... 자 등을 통해 시각적으로 확인하면서 회로를 만들 수 있는 장점이 있다.(3) HBE-Combo II-SE(가) HBE-Combo II-SE 장비는 FPGA를 이용한 디지털 논리회로 ... 은 디지털 논리 회로 실험에서 가장 많이 사용하는 기본 Peripheral로 구성하였다. BreadBoard를 탑재하여 장비의 기본 peripheral 이외의 다양한 회로를 실험

리포트 | 14페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
전전컴설계실험2-2주차예비

를 구현하는 것이다. 이때 디지털 회로의 전압이나 전류의 정확한 값이 중요하지 않고, High또는 Low의 값만 중요시 하기 때문에 상대적으로 설계하기 쉽다. 또한 아날로그 시스템 ... 다.입력출력ABX000011101111(2)XOR Gate배타적 논리합 회로로서 입력이 일치하고 있지 않을 때 출력 “1”이 되고, 같은 경우에 출력이 “0”이 되는 회로이다.입력 ... 하는 논리 회로이다.입력출력ABSC*************101(4)응용예제 전가산기가산 기능. 즉, 가수(added), Hyperlink "http://terms.naver.com

리포트 | 9페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-8주차결과

번 실험은 순차 논리 회로에 대해 기본 개념을 이해하고 Flip-Flop과 4-bit Shift Register의 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 ... Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential Backgrounds for this Lab-순차 논리 회로입력의 조합만으로는 출력이 정해지지 않 ... 는 논리 회로로, 현재의 내부 상태와 입력에 의해 출력의 상태가 정해지는 것. 즉, 기억 작용이 있는 논리 회로이다. 예를 들면, Hyperlink "http://terms.naver

리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
논리결과-3-가산기와 감산기 (Adder & Substractor)

을 확인해 보고 이를 통해서 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.2. 실험기기(1) Power Supply (5V DC 전압원)(2 ... 은 반가산기 회로를 구성하는 실험이다. 입력 A와 B를 각각 XOR(IC 7486) gate 와 AND(IC 7408) gate에 1번과 2번 핀에 연결한다. XOR gate를 통 ... 하여 반감산기를 구성하고 결과를 확인한다.반감산기의 진리표입력출력ABDB0000010110101100실험 3은 반감산기 회로에 NOT(7404) gate를 추가하여 구성하는 실험이

리포트 | 5페이지 | 1,000원 | 등록일 2012.12.23

다운로드 장바구니
마이크로프로세서의 발전과정과 컴퓨터산업에 기여한점 그리고 최신동향 서술

의 수가 작아지고, 시스템 전체의 크기도 작아진다.둘째, 부품비 및 제작비가 감소되고, 개발비도 절약되어 개별 논리 회로를 조합해서 만들 때 보다 제품의 원가가 적게 든다.셋째 ... 화Ⅲ.결론참조문헌1. 마이크로프로세서란컴퓨터의 중앙 처리 장치의 기능을 수행할 수 있는 회로를 고밀도로 집적시켜 하나의 칩으로 만든 것이다. 마이크로세서의 장점으로는첫째, 구성 소자 ... , 설계시나 현장 조정에는 물론, 설치 후에도 기능 변경이나 확장이 단시간 내에 이루어질 수 있어 융통성이 크다.마지막으로 시스템 구성이 단순하고 신뢰도가 높은 소자 사용으로 고장

리포트 | 2페이지 | 8,000원 | 등록일 2014.10.20

다운로드 장바구니
디지털실험 15예비 up/down counter

디지털실험 예비보고서실험 15. up/down counter실험 목적증계수, 감계수 및 증/감계수 논리를 이해한다.이론증가 2진 카운터 sequence에서는 내부의 상태를 변화 ... 에서 제품이 생산되어 랜덤하게 출하검사가된다. 이때 제품의 생산개수를 카운터 하고 검사시 불합격점인 경우 생산개수가 감소한다. 실험가능한 회로를 구성하라.문제 1번을 위해 설계한 회로이 ... 할 수 있는 회로이므로 다시 설계는 하지 않는다. 실험 2에서는 2개의 플리플롭만 사용했지만 같은 방법으로 추가해서 회로를 만들면 될 것이다. 동기식의 경우 실험 3번과 같

리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
아주대학교 논리회로실험Basic Gates결과

UP 저항에 대하여 써보도록 하겠다. De Morgan의 법칙을 이용하면 많은 게이트가 달린 논리회로를 쉽게 이해하고 새롭게 설계하는 데 많은 도움을 준다. 하지만 이번실험 ... Morgan의 법칙에 대해서도 잘 알게 되었다. PULL UP 저항이란 디지털회로에서 논리적으로 H레벨 상태를 유지하기 위하여 신호의 입력 또는 출력 단자와 +Vcc 전원 단자 사이 ... 논리회로 실험 결과보고서실험1.Basic Gates 결과보고서1.실험의 결과실험1) 3-input AND gate 구성-회로를 구성하고, 출력결과를 토대로 Truth table

리포트 | 8페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
AND,OR,NOT(결과)

.305554.28- NOT 게이트 실험입 력(V)출 력(V)54.9708(mV)3. 고찰이번 실험은 AND, OR, NOT 게이트의 작동을 실험적으로 확인해보는 시간이었다. 논리회로 ... 실험결과보고서 – AND·OR·NOT 게이트 실험`1. 목적1) 논리 게이트인 AND, OR, NOT 게이트의 동작특성을 이해한다.2) AND, OR, NOT 게이트의 진리표 ... 에는 TTL IC를 이용해서 회로를 구성하였다. 예비보고서에서 각 핀에 대해 작성한 부분이 큰 도움이 되었다.더 정확한 결과값을 얻기 위해 파워 서플라이로부터 공급되는 전원의 전압

리포트 | 5페이지 | 2,000원 | 등록일 2013.11.18

다운로드 장바구니
Sucessive Selection Encoder 설계

목 차Ⅰ. 서 론Ⅱ. Digital 논리 회로의 설계1. 논리 Gate 의 설계2. Logical effort 에 의한 논리 회로의 Delay 계산3. Logical effort ... . 결 론Ⅰ. 서 론ADC (Analog-to-Digital Converter)는 System 을 하나의 칩에 넣으려는 SOC (System on chip)와 혼합회로의 설계에 있 ... 적으로 가 1 이상인 경우 는 무시될 수 있으며 1 미만에서는 무시하지 않는 것으로 알려져 있다.지금까지 설명한 Logical effort 는 Digital 논리 회로의 Delay

논문 | 25페이지 | 3,000원 | 등록일 2006.12.23

다운로드 장바구니
Term Project (7세그먼트 실험) 보고서

Term Project- 7세그먼트 실험 -과 목: 디지털회로실험 및 설계교수명:학 과:조번호:학 번:이 름:1. 실험목표7세그먼트(FND)에 대해 알아보고 7세그먼트 디코더 ... 때 불이 들어오는 것은 공통 GND를 이용하는 Common Cathode 방식이다. 자세한 내부 구조는 그림 (b)와 같다.2) 디코더디코더(Decoder)는 디지털 조합 논리회로 ... 한다.② 출력 신호의 논리식을 카르노 맵을 이용하여 간소화 한다.③ 간소화된 논리식과 논리 게이트를 이용하여 논리회로를 설계한다.④ 논리회로를 브레드보드에 연결하고, 결과를 관찰한다.4

리포트 | 13페이지 | 2,000원 | 등록일 2013.05.07

다운로드 장바구니
디지털실험 11 예비 멀티 바이브레이터

%를 갖는다.예비보고서 문제1. 1에 가까운 Duty cycle을 가지고 1kHz의 출력신호를 제공하는 비안정 555구형파 발생기를 설계하라.alldatasheet에서 찾은 회로도 ... 와 공식을 가지고 설계한 회로이다. 회로 해석은 잘 모르겟다. 시뮬레이션은 역시 되지 않았고, 공식으로 계산한 값은 아래에 표시한다.Duty Cycle{R _{A} +R _{B ... 디지털 실험 예비보고서실험 11. 멀티 바이브레이터실험 목적1. 비안정 멀티 바이브레이터의 동작을 이해한다.2. 비안정 모드에서 사용된 555 타이머의 동작특성을 실험적으로 입증

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니

이전10개 55 56 57 58 596061 62 63 64 다음10개

파워링크

신청하기