"디지털논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 아날로그 논리 회로 게임

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로설계" 검색결과 1,121-1,140 / 2,327건

스톱워치 구현 보고서

Term Project- Stop-Watch 실험 -과 목: 디지털회로실험 및 설계교수명:학 과: 전자공학과조번호: 12조학 번:이 름:1. 실험목표0부터 59초까지의 시간 ... )의 값을 순서대로 반복하여 카운트하는 6진 비동기식 업 카운터를 플립플롭의 강제 리셋 기능을 이용하여 설계하는 방법에 대해 알아보면, 먼저 2진 비동기식 카운터 논리회로를 설계 ... )와 같다.5) 디코더디코더(Decoder)는 디지털 조합 논리회로에서 인코더와 정반대의 동작을 수행한다. 즉 n비트의 2진 입력 신호를 2n개의 서로 다른 출력 신호로 변환하는 논리

리포트 | 13페이지 | 2,000원 | 등록일 2013.12.03

다운로드 장바구니
HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴

error)Inlab 1. And gate 프로그래밍 : 이 실험에서는 먼저 참고 강의자료를 보면서 Prelab을 통해서 미리 설계해 본 논리회로를 가져와서 장비에 연결 후 작동 ... 으나 schematic 하는 과정만 다르다.다음의 회로와 같이 symbol을 찾아 설계한다.모두 완료되면 위의 schematic에서 Tool-symbol Wizard를 선택한 후에 아래 ... Post-Lab Report- Title: Lab#02_HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴 -담당 교수담당 조교실 험

리포트 | 23페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
디지털실험 설계1 예비 7447소자의 등가회로 설계

디지털 실험 예비보고서설계 1. 7447소자의 등가회로 설계실험 목적1.디코더와 PLA, ROM 에 대해 이해하고 목적에 맞는 회로를 구성한다.2.SN7447(BCD to 7 ... 는 오직 단 한가지 기능만을 위한 회로이다. 원하는 논리함수를 위한 최소한의 게이트를 설계한다.N개의 입력이 AND Array로 입력되서 필요한 항을 만들고 그 항들이 OR Array ... 진수를 10진수로 변환해 주기 때문에 회로를 설계하는 입장에서는 디코더라 칭할 수 있지만, 실제로는 4비트 10진수를 7비트 코드로 변환하는 코드 변환기이다.2. 디코더

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
논리결과-4-Multiplexer & Demultiplexer

을 통해 동작을 확인한다.2. 실험 결과실험 1) Multiplexer실험방범 : Enable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 ... 하여 다음 회로를 구성한다. 아래의 표와 같이 입력을 가한 뒤에 출력 Y를 측정하여 기록한다. 선택입력 값에 따라 멀티플렉싱 기능이 이루어지는지 확인한다. 또한 (1)의 결과와 같 ... 를 이용하여 다음회로와 같이 구성한다. 데이터 입력 D는 enable 입력의 역할도 동시에 함을 주목한다. 아래의 표와 같이 입력을 가한 뒤에 출력 Y3,Y2,Y1,Y0를 측정

리포트 | 5페이지 | 1,000원 | 등록일 2012.12.23

다운로드 장바구니
실험2 제07주 Lab05 Pre Mux & DMux & BCD

Excess-3 Code Converter를 설계, 제작함으로써 조합 논리 회로의 성질을 이해할 수 있다.2) Essential background for this Lab⦁ 2 ... of this Lab출력이 오로지 입력에 의해 영향을 받는 조합 논리 회로(Combinational Circuit) 중 Multiplexer와 Decoder, 그리고 BCD to ... 를 통해 조합 논리 회로의 성질을 이해할 수 있었으며 Multiplexer의 성질로 Input의 개수와 Select bit의 관계에 대해서도 확인 할 수 있었다. 마지막으로 Lab

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
한국인터넷 자율 정책 기구, 한국 스마트 그리드 협회, 한국정보산업 연합회 합격 자소서

표준의 인사이트 제공에 도움이 될 것입니다. 컴퓨터 통신, 디지털 논리 회로 전공에서 TCP/IP 계층과 프로토콜 컴퓨터 내부 구조 원리, 클록 동기화 관련 지식 등을 배웠 ... 하고 시간별 전력량을 비교해 설계하였습니다. 이를 통해 설비 운영의 최적성을 높였습니다. 최근 기온이 높아지면서 여름에는 에어컨 전력소모가 크고 비용 때문에 국민 부담이 늘어나고 있

자기소개서 | 3페이지 | 3,000원 | 등록일 2019.11.04

다운로드 장바구니
논리결과-6-래치와 플립플롭(Latch & Flip-Flop)

실험 6. 래치와 플립플롭(Latch & Flip-Flop)1. 실험목적- 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 실험결과실험 1) R-S F/F.입력출력R(Reset)S(Set)C(Clock)상태Q(t)Q‘(t)--0불변Q(t-1)Q‘..

리포트 | 4페이지 | 1,000원 | 등록일 2012.12.23

다운로드 장바구니
디지털실험 5 결과 실험 5. Multiplexer 가산 감산

디지털 실험 결과보고서실험 5. Multiplexer 가산 감산실험 결과1.와 같이 회로를 연결하고 진리표를 작성하라.실험의 회로이다. 제일 왼쪽이 NOT게이트고 가운데의 2개 ... 의 제어입력을 받아 개의 출력을 낸다. 이번 실험처럼 같은 입력에 따라 두 개의 다른 출력이 필요한 논리에서 쓰기 좋은 것 같다.실험 4. SN74151을 2개 이용하여 전가산기 설계 ... 를 이용해 전감산기와 전가산기를 구성하는 실험이었다. 먹스의 특성인 데이터 선택기능을 이용해 가산기를 설계하는 것은. 소자 특성만 잘 이해한다면 논리 게이트를 이용한 것보다 더

리포트 | 5페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
디지털실험 5 예비 실험 5. Multiplexer 가산 감산

Only Memory)을 이용하여 논리회로의 합성도 가능하다.먹스를 이용한 논리회로Y=AB의 논리식을 위의 회로로 구성한다고 할 때, D0,D3=0, D1,D3=1을 주면 원 ... 하는 논리를 구현할 수 있다. 이것은 디코더를 이용했던 이전 실험과는 또 다른 느낌이다.함수발생(Function generation)논리회로에서는 3개의 입력변수가 주어지면 8개의 논리 ... 는 모두 0이다.3. Decoder와 Demultiplexer회로를 비교, 설명하라.디코더디멀티플렉서디코더는 다중 입력을 다중 출력으로 변환하는 논리회로이고, 디멀티플렉서는 하나의 입력

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
07 논리회로설계실험 결과보고서(RoV)

논리회로설계 실험 결과보고서 #7실험 7. RoV Lab7000 사용법1. 실험 목표RoV-Lab7000이 목표에 맞게 동작하도록 VHDL을 이용하여 설계한다.led와 7 s ... 에 따라 7 segment가 어떻게 점등되어야 하는지 설계하였다. digit_con에서 1값이 이동하면서 각 7 segment를 선택하고 그에 따른 출력(점등)을 한다. 선택되지 않 ... *************100111111010000111110110000111110000000111101000000111100000000111100000000 스위치 진리표 핀할당(2) 설계 내용1

리포트 | 8페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
[VerilogHDL] CLA를 이용한 16bit 산술논리장치(ALU) 설계

디지털설계고속가산기(CLA)를 활용한16bit 산술논리장치(ALU) 설계목 차설계개요개념설계회로구현결과검토■ 설계개요고속가산기를 활용하여 8가지 연산(덧셈, 뺄셈, +1증가, ... 로 설계한다.RTA Simulation을 통해 연산의 지연 시간을 측정한다.■ 개념설계산술논리장치(ALU)는 입력신호 A, B는 다수의 논리회로와 멀티플렉서(Multiplexer ... 3술논리장치는 4bit 산술논리장치를 4개를 연결하여 설계한다.([그림 3])■ 회로구현게이트레벨구조의 CLA를 이용한 16bit ALU 코드//-------------------

리포트 | 6페이지 | 3,500원 | 등록일 2015.08.02

다운로드 장바구니
05 논리회로설계실험 결과보고서(조합회로)

것을 알 수 있다.3. 고찰ALU를 설계해 보았다. ALU는 중앙처리장치의 일부로서 컴퓨터 명령어 내에 있는 연산자들에 대해 연산과 논리 동작을 하는 디지털 회로이다. ... 논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계1. 실험 목표비교기, MUX, DEMUX, ALU에 대해서 알아본다.VHDL 문법 중 function과 procedure ... 를 이용하여 ALU를 설계해본다.2. 실험 결과실험 1. 8가지 기능을 가진 ALU 설계- 기능표S2S1S0논리식기능000Y = AA의 전송001Y = A + B가산010Y = A

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
디지털실험및설계 결과2(플립플롭)

디지털 논리실험 및 설계#2 플립플롭 (결과)담당교수님 : 교수님제출일자 : 2015. 03. 30조 :학번 :이름 :1. 실 험 결 과(1) 기본 RS 플립플롭과 레이스 조건 ... }가 반드시 ‘1’이 나오고 Q는 반드시 ‘0’이 나오게 된다.이런 방법으로 회로를 계속 따라 가다보면 입력 값이 둘 다 ‘0’일 때는 앞에 값이 변하지 않고 이를 ‘불변’이라고 한다.반대 ... 자면 CLK이 1이 되는 순간bar { Q}의 값이 순간적으로 1이 되면서 논리에 어긋나는 현상을 볼 수 있다. 이유는 실제 CLK은 아주 빠르게 지나가지만 실험에서는 구간을 나누

리포트 | 6페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
디지털 시스템 실험 Simple Computer 1 - Data Path 예비보고서

디지털 시스템 설계 및 실험 예비 보고서작성자:학번:실험조:실험일:실험제목Simple Computer - Data Path실험목표1. 컴퓨터 시스템의 기본적인 구조를 이해한다.2 ... Circuit은 입력 A,B에 대해 {S1,S0}의 Selection Bit에 따라 AND, OR, XOR, NOT의 논리 연산을 수행하는 회로이다. 다음은 Logic Circuit ... . DATAPATH를 설계 및 구현하고 검증한다.배경지식1. Computer System폰 노이만 구조 (Von Neumann Architecture)폰 노이만 구조는 다음과 같

리포트 | 10페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
기본 논리 게이트 결과보고서

디지털시스템의 설계와 해석 과정은 “0”,“1”로 이루어져있다고 하지만 논리 선언문을 공식화 하는수학적 시스템, 즉 부울 대수(Boolean algebra)를 통하여 제품 ... -3}0(2) NAND 및 NOR 게이트의 응용표 2 NAND 및 NOR 게이트의 응용입력출력AB회로 (f)회로 (g)전압(V)논리전압(V)논리000.2100.1720013 ... 출력AB회로 (h)회로 (i)회로 (j)전압(V)논리전압(V)논리전압(V)논리000.1100.1300.120014.3114.2114.271104.2914.2014.281110

리포트 | 4페이지 | 1,000원 | 등록일 2013.11.19

다운로드 장바구니
항공전자계기의 종류별 구성 및 작동 기능에 대하여 설명하시오.

하는 논리의 집합과 이론화를 포함할 수 있는 계기 장비가 만들어지고 있다. 또, 플라이트 디렉터는 조종사의 조종의 방향과 양을 지령하는 명령 계기로 하여 자동 조종 중의 종합 감시 ... 에는 데이터 근원의 변화 및 계산 회로의 변경을 필요로 하기 때문에, 부조종사가 조작하기 쉬운 장소에 기능 선택기가 붙어 있고, 계기판에는 조종사에게 컴퓨터의 동작기능을 알리기 위한 ... 의 대형 제트기에서는 플라이트 디렉터와 자동 조종 장치의 각 기능을 공통화하는 방향으로 설계하고 있으며, 각 컴퓨터도 공통화하고 있다.(2) 비행 자세 지시계비행 자세 지시

리포트 | 6페이지 | 1,000원 | 등록일 2017.05.30

다운로드 장바구니
디지털로직실험/최신 디지털 공학실험 13 디멀티플렉서를 이용한 조합 논리

실험 13디멀티플렉서를 이용한 조합 논리실험목표▣ 디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계.▣ 오실로스코프를 이용하여 카운터-디코더 회로의 타이밍 다이어그램 작성 ... 출력 조합 논리 회로의 설계.오실로스코프를 이용하여 카운터-디코더 회로의 타이밍 다이어그램 작성.데이터 및 관찰 내용 :상태 코드상태 출력신호등 출력회로도G1G0S1S2S3S4 ... 결과 및 결론이번 실험으로 디멀티플렉서를 이용해 다중 출력 조합 논리 회로를 설계했다. 또한 그 회로를 이용해 스위치로 조정해보고 함수발생기로 조정을 해서 결과를 지켜보았다. 이

리포트 | 11페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
멀티미디어개론 개념 정리

기호 정보의 기본 단위는 비트다. 디지털의 기본 단위인 데이터의 최소 단위는 비트로 이루어진다.디지털 데이터는 0과 1로 짜여진 배열이다. 디지털 데이터의 의미는 수치의 의도 ... 된 배열에서 만들어진다. 보통 사람은 수치에서 의미가 만들어지는 중간 과정을 알 수 없다. 데이터베이스가 만들어지는 논리도 잘 모르고 그것이 언제 어떻게 무슨 의미로 만들어졌는지 모르 ... 기 때문에 데이터가 의미를 지닌 정보로 만들어지는 이 과정은 비전문가는 알 수 없는 블랙박스로 남게 되는데 이로써 자료, 자재라는 뜻으로 설계, 계획 등에 필요한 자료로 공식, 계산

리포트 | 5페이지 | 1,000원 | 등록일 2015.09.14

다운로드 장바구니
디지털회로응용설계(자동차과속경보장치)

( 동작 원리 및 설계 사양 ) # 아날로그 입력 신호의 디지털 정형화 연산 증폭기를 이용하여 비교 비교기의 출력을 슈미트 트리거에 연결하여 논리 신호의 정형화 # 주파수 증배 회로 ... 디지털 회로응용설계 ( 자동차 과속 경보 장치 ) 소속 : 전자공학부 이름 : 김윤석 학번 : 20090273목 차 [1] 기본 개요 - 자동차 과속 경보장치의 기본 구성도 ... 설계 사양 ) # 계수회로 10 진 카운터 4 개를 사용하여 최대 999 까지 계수하도록 설계 비교기의 출력을 슈미트 트리거에 연결하여 논리 신호 각 카운터의 계수 결과는 래치회로

리포트 | 31페이지 | 3,000원 | 등록일 2014.01.07 | 수정일 2014.11.05

다운로드 장바구니
컴퓨터 구조

논리회로이다. 프로세서라는 용어는 점차적으로 CPU라는 용어를 대체해왔다. PC나 소형장치에 장착된 프로세서를 흔히 마이크로프로세서라고 부른다.메모리메모리는 컴퓨터의 마이크로프로세서 ... Architecture(폰 노이만의 구조)와 Harvard Architecture(하버드 구조)가 있다.폰 노이만 구조는 일반 목적 컴퓨터의 기본원리가 되었고,하버드구조는 특수한 디지털 ... 에 내용을 가져오는 것이다. 이 캐시의 조정이 컴퓨터의 설계로 중요한 관점이 되고 있다.최신의 성능이 좋은 CPU 설계에서는 하버드와 폰 노이만 두 쪽 모두의 아키텍처를 도입하고 있

리포트 | 16페이지 | 1,000원 | 등록일 2015.12.06

다운로드 장바구니

이전10개 52 53 54 55 565758 59 60 61 다음10개

파워링크

신청하기