"디지털논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 아날로그 논리 회로 게임

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로설계" 검색결과 1,081-1,100 / 2,328건

디지털실험및설계 예비(시프트 레지스터)

디지털 논리실험 및 설계#3 시프트 레지스터 (예비)담당교수님 : 교수님제출일자 : 2015. 03. 30조 :학번 :이름 :1. 실험 이론순서논리회로의 기본적인 응용회로가 되 ... 는 시프트 레지스터, 링 카운터, 존슨 카운터, 의사 불규칙 이진수열 발생기 등이 있다. 레지스터의 저장 용량은 그 레지스터가 저장할 수 있는 디지털 데이터의 총 비트(1과 0) 수 ... 출력을 내는 것에 비하면 비효율적이다.하지만 링 카운터는 별도의 복호기가 필요하지 않다는 장점이 있다. 그림2)는 링 카운터 회로도 이다. 그림2.1)는 진리표이다.그림2) 링

리포트 | 8페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
Pspice를 이용한 모뎀송신부 설계 보고서

를 통해전송될 수 있는 회로를 설계함2. 개발내용교류 입력 두 개와 디지털 입력 두 개, 논리회로와 증폭회로, SUM, MULT 등을 이용해 만들었습니다. MSB(FSK), LSB ... 며 출력됩니다. 디지털신호의 논리 1의 전압 값이 5V이므로, 조건에서의 10V를 구하려면 OP AMP를 이용해 두 배로 증가시켜야 합니다. 이 때, 기본적인 회로대로라면 늘 2배 ... 전자시스템 설계 결과보고서2011 년 6월 24일성명 : (인)1. 설계 목적2-bit 디지털신호의 LSB에 ASK, MSB에 FSK를 각각 할당하여 디지털신호가 아날로그 선로

리포트 | 3페이지 | 1,500원 | 등록일 2013.10.13

다운로드 장바구니
판매자 표지

반도체 재료 MOSFET

전기적 신호 증폭 or 스위칭> 증폭기, 디지털 논리 반전기 등의 회로 설계에 이용MOSFET의 구조소스: 전하운반자가 샘솟는 곳드레인: 전하운반자가 채널을 빠져나가는 곳

리포트 | 5페이지 | 1,500원 | 등록일 2014.12.06 | 수정일 2016.03.14

다운로드 장바구니
직렬 및 병렬 다이오드 구조

사항- 회로는 교재에 나와있는 그대로 연결- 교재에 각 지점에 측정하라고 되어있는 전압과 전류를 측정- 디지털 멀티미터를 활용해서 측정된 전압과 전류 값을 파악한다.- 결과값을 확인 ... &categoryNo=&viewDate=&isShowPopularPosts=false&from=postView예비보고서 전자회로설계및실험1 실험일: 2016 년 3 월 14 일 ... . 스위치 OFF와 같은 기능으로 사용할 수 있다.실험회로 및 시뮬레이션 결과1. 문턱 전압이론적인 문턱 전압은 Si 다이오드 = 0.7V, Ge 다이오드 = 0.3V 이다.2

리포트 | 8페이지 | 1,000원 | 등록일 2016.06.17

다운로드 장바구니
논리결과-9-RAM

의 NAND gate(74HC03)이기 때문이다. open collector는 풀업저항을 연결하여 출력신호를 내보낼 수 있다. 회로의 출력단에 저항을 연결해준 이유가 이것 때문이 ... 하면 원하는 주소의 데이터를 출력단에 나타낼 수가 있다. 회로를 구성한 후에 총 3가지의 입력을 진행해 보았다. 0번째 주소에 1101을 출력하도록 하기 위해서는 AID~AIA

리포트 | 3페이지 | 1,000원 | 등록일 2012.12.23

다운로드 장바구니
Logic Works를 이용한 ALU를 기반의 사칙연산 계산기 구현

에 배운 이론을 바탕으로 Logic Works 프로그램을 사용하여 프로젝트를 설계한다. 산술 논리 연산 장치(Arithmetic and Logic Unit)의 원리를 알고, 어떻게 작동 ... 하는지를 파악한다. 프로젝트의 목표인 사칙연산이 가능한 디지털 계산기를 만들기 위해 기본적으로 논리게이트, 멀티플렉서 등을 이용하여 7-Segment를 만들어 표현한다.2.2 ... : B초록색 : D회색 : ACa = AC + A’C’ + B + D다른 출력 값들도 위와 같은 방식으로 구할 수 있다. 이러한 진리표를 이용하여 구현한 논리 회로는 과 같

리포트 | 31페이지 | 3,000원 | 등록일 2016.08.16

다운로드 장바구니
2016년 하반기 S-OIL 합격 자기소개서(전기전자)

시장의 1위로 만들겠습니다.첫째, 사소한 것을 놓치지 않는 세심한 사람입니다. 공정은 작은 오차가 존재하면 엄청난 손해를 미치는 과정으로 꼼꼼함이 동반 되어야합니다. 디지털 논리 ... 코드 책을 공부하고 수차례 시뮬레이션 한 결과, 어려운 프로젝트를 완벽하게 구현했습니다.둘째, 기술직 업무로서 기기 설비에 필요한 회로 설계의 지식을 탄탄히 다졌습니다. 학부 과정 ... 중, 전자회로 과목을 통해 Pspice를 통한 기초 회로 설계의 기반을 다졌고 네트워크 실험을 통해 회로 설계에 필요한 각 프로그램(JAVA, 리눅스)을 배우며, 좀 더 나은 공정

자기소개서 | 2페이지 | 3,000원 | 등록일 2016.12.06

다운로드 장바구니
디지털실험및설계 결과4(카운터)

디지털 논리실험 및 설계#4 카운터 (결과)담당교수님 : 교수님제출일자 : 2015. 04. 20조 :학번 :이름 :1. 실 험 결 과(1) 비동기식 카운트-업 카운터와 카운트 ... 으로서 회로를 또 다시 구성하지 않고 한 번에 업/다운을 시킬 수 있어서 편했다.실험을 하면서 회로를 구성하는데 어려움이 많았다. 무려 6개의 AND게이트와 4개의 JK플립플롭이 들 ... 어가면서 회로가 상당히 복잡하게 되었다. 처음에 회로를 완성하고 작동을 시켰는데 작동이 제대로 이루어지지 않았다. 그래서 XOR게이트를 가지고 와서 구성을 했는데 제대로 작동

리포트 | 5페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
[대충] 결과 순차논리회로 설계 및 구현(2)

디지털공학실험(결과보고서)실험 : 순차논리회로 설계 및 구현(2)◆실험가. 4비트 동기식 상향 카운터를 설계하고 출력을 확인하여 다음의 표를 완성하라.클럭수Q3Q2Q1Q0십진수 ... 1415HHHH1516LLLL017LLLH118LLHL2위의 사진에서의 구성한 회로는 교재의 회로 [그림8-9]과 동일합니다.다만 사진에서처럼 실제 구성한 회로에서는 결과 값 Q0 ... = Q3 = L 임을 바로 알 수 있습니다.◆검토 및 고찰이번 실험에서는 4비트 동기식 상향 카운터에 대한 실험을 했습니다. 먼저 회로를 전부 구성한 후, 상태를 초기화 하기 위해

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)4주차예비

-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 위주로 구성 ... 를 취하기 위해선 해당 수의 1의 보수를 취해주고 1을 더 해주면 된다.나. Combinational Logic정해진 input이 들어오면 정해진 output이 나오는 회로 ... 는 Combinational Logic 즉, 조합회로라고 하며 자체 state가 있어 동일한 input이 들어와도 output이 다른 순차회로와는그 차이가 있다. 조합회로의 예로는 And

리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
[대충] 결과 순차논리회로 설계 및 구현(1)

디지털공학실험(결과보고서)실험 : 순차논리회로 설계 및 구현(1)◆실험가. 4비트 이진 리플 카운터를 구성하고 다음의 표를 완성하라.클럭출력십진수(DSTM1)Q3Q2Q1Q00 ... HHHH15위의 사진에서의 구성한 회로는 왼쪽의 회로 그림과 동일합니다.사진에서처럼 실제 구성한 회로에서는 최초CLK CP에 따라 변하는 결과값 Q0, Q1, Q2, Q3를 바로바로 ... 카운터에 대한 실험을 했습니다. 먼저 회로를 전부 구성한 후, 상태를 초기화 하기 위해 CP를 입력하지 않은 상태에서 not(PR) = H, not(CLR) = L을 입력

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
[논리회로실험] 실험11. 디지털 클락

과 목 : 논리회로설계실험과 제 명 : 디지털 시계 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.06.11.Introduction이번 ... 다.Design① Describe what your circuit does이번에 설계할 회로를 통해 디지털 시계를 설계하고 설계한 결과를 7-segment에 출력하게 된다. 이번에 설계할 시계 ... 실험에서는 VHDL을 이용하여 간단한 디지털 시계를 설계한다. 알람이나 타이머 같은 기능은 없이 순수하게 시간의 흐름만 확인할 수 있는 시계이다. 시계는 7-segment

리포트 | 19페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
디지털실험 4예비 실험 4. 엔코더와 디코더 회로

디지털 실험 예비보고서실험 4. 엔코더와 디코더 회로실험 목적1. Encoder와 Decoder의 기능을 익힌다.2. 부호변환 회로의 설계방법을 익힌다.3. seven-s ... 논리회로이다. n개의 입력변수를 가진 함수의 모든 최소항(2^n개)을 생성한다. 입력 변수에 따라 단 하나의 출력만이 1이 된다. 회로에 인에이블(enable)입력이 존재 ... 한다면 반드시 정상적인 논리출력을 얻기 위해서는 인에이블 신호가 회로에 인가되어야 한다. 왼쪽 회로는 디코더 회로를 구성하고 그 결과를 나타는 회로도이다. 2개의 입력 A, B로 조합가능

리포트 | 6페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
[대충] 예비 순차논리회로 설계 및 구현(1)

디지털공학실험(예비보고서)실험 : 순차논리회로 설계 및 구현(1)1. 실험 목적가. 4상태를 가진 상태도(state diagram)를 회로로 구현하고 동작을 확인한다.나. T ... .이 장의 실험 목적은 앞서 실험목적에 나와 있듯이 상태도를 이해하여 회로를 구현하는 것이며, T-플립플롭을 이용하여 리플 카운터를 설계하는 것입니다. 여기에 추가적으로 최대동작주파 ... -플립플롭을 이용한 4비트 리플 카운터를 설계하고 구현한다.다. 최대 동작 주파수와 전달 지연(propagation delay)을 측정한다.2. 실험 이론가. 4상태를 가진 상태도

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
Decoder, encoder와 multuplexer, demultiplexer 예비 report

-7 세그먼트 디코더는 2진수를 10진수로 변환해 주기 때문에 회로를 설계하는 입장에서는 디코더라 칭할 수 있지만, 실제로는 4비트 십진수를 7비터 코드로 변환하는 코드 변환기이 ... - pspice로 출력값을 해본 결과 디지털회로의 특성을 제대로 확인해볼 수가 없었다. 인터넷으로 pspice ... , 3mmΦ 적색 투명 LED(4개)4. 실험에 필요한 기본 지식(1) 디코더(Decoder)디코더란 2진 부호와 같은 BCD 코드를 부호가 없는 형태로 바꾸는 변환회로를 말

리포트 | 13페이지 | 2,000원 | 등록일 2015.11.01

다운로드 장바구니
디지털발표 디지털 논리회로 및 실습Term Project.ppt

디지털 논리회로 및 실습Term Project가위, 바위, 보!목 차1. 주제 선정 동기지루하고 딱딱하게 느껴질 수 있는 디지털 텀 프로젝트를 일상 생활 게임 으로 쉽게 이해 ... 배선 및 세그먼트5. 텀프로젝트 진행 계획11월 25일 : 아이디어 구상 회의 11월 29일 : 디지털회로 설계 및 부품 선정 12월 2일 : 회로 배선 및 제작, 작동 확인 12월 ... Gamer - 가위 : a2 * !a1 * !a0 - 바위 : !a2 * a1 * !a0 - 보 : !a2 * !a1 * a04. 하드웨어논리 회로 배선가위 바위 보추가기능 회로

리포트 | 10페이지 | 1,500원 | 등록일 2014.03.26

다운로드 장바구니
디지털실험및설계 예비6(복호기 및 부호기)

디지털 논리실험 및 설계#6 복호기 및 부호기 (예비)담당교수님 : 교수님제출일자 : 2015. 04. 27조 :학번 :이름 :1. 실험 이론(1) 복호기(Decoder)디코더 ... 다. 그리고 회로도는 이 논리식에 따라 논리게이트를 활용하여 만든다. 그림3)는 binary-to-BCD 부호기 회로이다. 그림3.1)는 진리표이다. 그림3.2)는 B의 카르노맵이 ... 으로 나머지 핀에 대해서도 논리 식을 찾아서 논리회로를 구현한 것이 BCD-to-7 segment 복호기이다. 그림4)는 BCD-to-7 segment 회로이다. 그림4.1)은 7

리포트 | 10페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
결과 보고서 조합논리회로

결과 보고서(조합논리회로 설계)학과: 컴퓨터 정보통신 공학과학번; b389074조: 8이름: 조선우디멀티플랙서 회로도8x1 멀티 플렉서글리치가 발생하는 회로글리치를 예방한 회로

리포트 | 3페이지 | 1,000원 | 등록일 2015.12.10

다운로드 장바구니
순차회로 설계 - 카운터 예비보고서

과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - 카운터담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 15논리 ... 회로설계 실험 예비보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표- 카운터의 종류와 각각의 기능에 대해서 이해를 하고, 이해한 내용을 바탕으로 VHDL 코딩 실습을 한다 ... . 또 클럭 분주기의 기능을 이해하고 VHDL 코딩의 시뮬레이션에 활용한다.2. 예비 이론 : 카운터- 카운터는 계수기라고도 하며, 단순히 입력 펄스의 수를 세는 데는 물론 디지털

리포트 | 8페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
디지털로직실험 디멀티플렉서 레포트

디지털로직 실험-실험 디멀티플렉서를 이용한 조합 논리-실험목표디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계오실로스코프를 이용하여 카운터-디코더 회로의 타이밍 다이어그램 ... 출력 논리도 액티브-LOW(0)이어야 한다. 이 점을 제외하고 동작은 동일하다.실험순서교통 신호 디코더이번 실험에서의 회로는 ‘이론 요약’에서 설명한 바와 같이 교통 신호 제어 ... 는 출력 논리를 만든다. 진리표를 참조하여 회로도를 완성하여라. 1G 입력으로 무엇을 할지 결정해야 하며, 디코더의 SELECT 입력(1A, 1B)에 풀업(pull-up)저항

리포트 | 10페이지 | 3,000원 | 등록일 2015.06.03

다운로드 장바구니

이전10개 50 51 52 53 545556 57 58 59 다음10개

파워링크

신청하기