"verilog code 구현 시스템"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

시스템 설계서 디지털시스템실험 idec verilog 계산기 bcd ripple counter

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog code 구현 시스템" 검색결과 41-60 / 106건

서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

에서 ‘1011’ 의 패턴이 발견 될 때마다 1을 출력하고 그 외에는 0을 출력하는 시스템을 Moore 머신으로 디자인 하시오.설계 1) clk만을 활용해 하나의 순차논리로 구현 ... 기에 스위치의 input신호의 저장이 순간적으로 일어나기에 어느정도 가능성 있는 코드이지 않나 생각합니다.설계 2) 세 가지 블록을 구현한 FSM방식의 상태제어(Moore ... ) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 231. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용하여 Sequential Logic

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
A+ 디지털 시스템 실험 7-segment <5주차 예비보고서>

실험목표① 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 디코더를 이용해 설계② BCD 입력을 7-segment로 출력하는 디지털 회로 설계 ... 하여 계산결과를 표현하는 7-segment 계산기 구현기본지식1. Binary-to-BCD Converter표1과 같이 Binary를 BCD로 변환 하려면 10 이상이 BCD 코드 ... 다.2. BCD-to-7 segment 구현BCD코드가 생성이 된 것이 확인 되었다면 이제는 BCD 코드를 7-segment 표시를 위한 디코더를 설계할 차례이다. BCD-to-7s

리포트 | 7페이지 | 1,000원 | 등록일 2017.07.05

다운로드 장바구니
결과보고서 - Binary-to-BCD Convertor

: 전기전자전파 공학부 ㅇㅇㅇ 학번 :실험조 : 7조 실험일 : 3. 31실험제목Binary-to-BCD Convertor 설계실험목표4bit binary 를 8bit BCD code ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험결 과 보 고 서디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부작성자 ... .)※ FUNC(A)를 아직 선언하지 않았는데 다른 변수의 값으로 대응시켜 사용할 수 있다는 사실을 통해 Verilog가 C언어와 다른 순서로 명령어를 처리한다는 것을 추측할 수 있

리포트 | 3페이지 | 1,000원 | 등록일 2017.11.08

다운로드 장바구니
디지털시스템실험, Verilog를 이용해 BCD to 7 segment를 통한 계산기 설계 및 구현, FPGA보드 결과 포함

input을 8bit output으로 변환해줘야 하는데 이를 line decoder 5개를 중첩하여 code를 구현하였다. 그리고 4bit 각각을 SEG_COM과 SEG_DATA ... 7-segment와 10의자리 7-segment 2개로 숫자를 표현하는 과정이다.1. Line decoder의 Verilog 코드이다.2. Line decoder 5개를 중첩 ... 시켜 binary to bcd code를 작성하였다. 4bit의 input에 대하여 8bit의 output이 나오는것을 확인 할 수 있다.3. 4bit BCD input에 대하여 7

리포트 | 5페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.23

다운로드 장바구니
디시설 - 멀티플렉서, 디멀티플렉서 설계

하기 위해 디지털시스템에서 자주 사용된다.[표 3-1] 멀티플렉서의 진리표S_{ 1}S_{ 0}Y00I_{ 0}01I_{ 1}10I_{ 2}11I_{ 3}2. VHDL 코드 분석 ... 하나. 이것은 Verilog나 VHDL이 합성되는 과정에서 그 전의 값을 유지하기 위해 래치를 포함시키기 때문이다. 따라서 이번 실습에서는 멀티플렉서와 디멀티플렉서의 동작을 이해 ... 하고 VHDL 코드를 작성하여 설계한다.실습 내용실습 결과MUX1. 멀티플렉서(MUX: MUltiplexer)란?: 멀티플렉서는 다중화기이며 스위치의 일종으로 데이터 선택기(Data

리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

한 클럭을 유지하고 설계자가 코드를 디버그하기 위해 특정 시간 동안의 다양한 레지스터의 값들을 볼 수 있도록 해준다.2.2. VerilogIEEE 1364로 표준화된 Verilog ... (베릴로그)는 전자회로와 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다.C언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수 ... Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic

리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
A+ 디지털 시스템 실험 7-segment <5주차 결과보고서>

egment 출력 비트를 가지게 된다. 여기서는 10의 자리까지 나타내었다. 이를 바탕으로 구현한 Verilog 코드는 다음과 같다.module Line_Decoder (input ... egment실험목표① 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 디코더를 이용해 설계② BCD 입력을 7-segment로 출력하는 디지털 회로 설계 ... 를 나타낸다. 이를 바탕으로 작성한 Verilog 코드는 다음과 같다.module Line_Decoder (input [3:0] A,output [3:0] S);assign S[3

리포트 | 15페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

의 논리회로가 간단하다. 디지털 시스템 설계에서의 회로를 구성할 때, 조합 논리와 결합하여 순차 회로의 기능을 구현하는 중요한 요소이다. 마이크로프로세서와 같은 디지털 로직 ... 으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1. Combinational Logic디지털 회로 이론에서 조합 ... 에 대한 소스코드를 작성한다.작성한 소스코드를 저장한다.Project ⇒ Add Source작성한 소스코드를 추가한다.Synthesize ⇒ XST CompileImplement

리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차결과

가 있다.나. Verilog HDLVerilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩 시 영어 ... :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 전가산기를 구현하고 이 ... coding다음과 같이 cout을 assign 하는데 있어서 논리 연산자는 cout = ((a^b)&cin)^(a&b)이었다. 이는 결국 오른쪽의 그림을 이용하여 게이트들을 논리

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

최신 ASML 합격 자소서+전화영어인터뷰+자세한 면접후기

partGraduation design course: a Digital scanner using embedded systemC, Verilog HDL, MATLABUsing FPGA DE2 ... algorithm MATLAB LOG algorithm. In addition to that, before the final version of the code, I have used ... the main code. If the latter had been selected, we would have had to change the whole hardware.All

자기소개서 | 12페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2018.02.21

다운로드 장바구니
서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

으로 하는 것을 고려해 보았는데, 아래에 구현한 3개 방식의 코드와 별 차이가 없어 아래의 코드가 최적화된 코드라 생각합니다.)- case를 활용한 방법3:8 decoder by ... ) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 281. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용 ... 가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. 래치 종류에 따라 입력은 한개 또는 두개를 사용한다.논리 회로 시스템 설계에서 경우

리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
A+ 디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 <디지털 시스템 실험 2주차 결과보고서>

을 FPGA를 통해 검증한다.실험결과1) MODULE 1의 예제구현하게 될 논리 회로이다. 베릴로그 코드Model Sim을 통해 시뮬레이션 하기위한 TB 코드토의2주차 실험은 간단한 논리 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목FPGA ... 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작

리포트 | 3페이지 | 1,500원 | 등록일 2017.01.01 | 수정일 2017.01.04

다운로드 장바구니
ModelSim - Vending machine

하는 블록(output logic) 등으로 구성된다.개요한 학기 동안 디지털 시스템에 대해 배우면서 이론과 실습으로 Verilog 설계방법을 배우게 되었다. 이번 기말 프로젝트 ... , Input: coin/ Output: change3) Choice = 1, Input: coin/ Output: drink, changeVerilog code`timescale 1ns ... 디지털시스템Vending Machine과목명: 디지털시스템목차FSM 란?개요변수상태도동전 상태Choice = 0, drink = 0, Input: coin / Output: c

리포트 | 13페이지 | 1,000원 | 등록일 2018.01.29

다운로드 장바구니
디지털 시스템실험, Verilog 코딩, Sequential Circuit (신호등) 구현, FPGA보드에서 신호등 사진 결과

의 Verilog code이다2. 조교님이 올려주신 testbench code이다3. FPGA보드에 연결하여 Upcount부터 실행하여 보았다. 각각 LED1~4를 사용하였다(LED4가 LSB ... 한 카운터를 응용하여 Traffic light coding을 해보았다.Green->Yellow->Red 각각 5초 3초 2초정도 term을 두고 변화하게 code를 구현하였다.6 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서실험제목Sequential Circuit 설계 및 구현실험목표① 동기식 UP

리포트 | 3페이지 | 2,000원 | 등록일 2015.12.05 | 수정일 2018.05.16

다운로드 장바구니
FPGA설계 - DE2보드 사용 버스 하차 시스템

분야 7. 검토 및 고찰 8 . 참고문헌1 . 작품 목적 ( 설명 ) 버스 하차 시스템 - 버스의 하차 시스템을 Verilog 로 만들어 DE2 보드에 구현 . - 논리 게이트 및 ... 버스 하차 시스템 최종 발표 1 조목차 1. 작품 목적 ( 설명 ) 2. 블록도 (RTL Viewer 세부 회로도 ) 3. 소스 코드 4. 부품 5. 작품 동작 . 6 . 응용 ... . 참고 문헌 (Verilog 를 이용한 ) 디지털 시스템 설계 - 강진구 , 조경순 , 김종태 , 양준성 ( 기초부터 응용까지 ) Verilog HDL - 차영배 구글 자료 검색 -Verilog servo motor 등등감사합니다 .{nameOfApplication=Show}

리포트 | 13페이지 | 2,000원 | 등록일 2016.12.24 | 수정일 2018.02.09

다운로드 장바구니
A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 결과보고서>

*************1100110111011111111111[그림 4] 16x4 RAM FPGA 결과[그림 5] 16x4 RAM FPGA 결과토의Verilog로 RAM을 구현 ... ]; endelse beginout=4’bzzzz; endendendmodule16x4 RAM 구현 코드 [방법 ①]module sram(input CLK,WR,RD, input [3 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목

리포트 | 4페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
[논리회로실험]부울대수의 간소화

부울대수의 간소화(2) : Verilog HDL code 이용1.실험 목적- 부울대수를 verilog HDL의 형태로 표현하는 방법을 이해한다.- verilog HDL code ... 로 Quartus2를 이용하여 합성하고 Programming 하는 방법을 이해한다.2. 기본 이론Verilog HDL은 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어이다. 회로 ... )는 Verilog 내부 데이터 구조와 상호 작용하는 사용자 C 코드를 쓸 수 있게 하는 막강한 특징이다. 설계자는 PLI를 이용해 그들의 필요에 맞도록 Verilog HDL 시뮬레이터를 조정

리포트 | 2페이지 | 1,500원 | 등록일 2013.11.22 | 수정일 2020.12.31

다운로드 장바구니
A+ 디지털 시스템 실험 기본적인Combinational Circuit <3주차 예비보고서>

Gate를 사용하여 회로를 그린다.3. 그린 회로에 1:1 mapping 되는 verilog 코드를 구현한다.module decoder(in,out);input [0:1] in ... 방법으로 구현할 지 선택한다.2.방법을 선택한 다음, 회로를 Verilog 코드로 구현하고 컴파일 한다. ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름학번실험제목기본적인

리포트 | 5페이지 | 1,000원 | 등록일 2017.01.03

다운로드 장바구니
A+ 디지털 시스템 실험 Latch & Flip-Flop <6주차 결과보고서>

하는 모습을 보여주고 있다. 이를 바탕으로 구현한 Verilog 코드는 다음과 같다.module SR_Latch(input S,R, output Q,Q_n);nand A (Q,S,Q ... 일 때 동작하게 하였다. Verilog 코드는 다음과 같다.module SR_Latch(input S,R,CLR, output Q,Q_n);wire q,q_n;nand A1(q,S ... ,q_n);nand A2(q_n,R,q);and A3(Q,q,CLR);and A4(Q_n,q_n,CLR);endmoduleSR-Latch 구현 코드`timescale 1ns/100

리포트 | 11페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
A+ 디지털 시스템 실험 Arithmetic Circuit <4주차 결과보고서>

테스트벤치 코드Full Adder는 두 개의 Half Adder를 결합해 구현해 보았다. [그림 3]과 같은 회로를 구성하고 이를 바탕으로 구현한 Verilog 코드는 다음과 같 ... 자리의 덧셈 연산이 가능하도록 구현하였다. Verilog 코드는 다음과 같다.module HalfAdder(A,B,S,C);input A;input B;output S,C;xor s ... ) ial begina=0; b=0;#10 a=0; b=1;#10 a=1; b=0;#10 a=1; b=1;#20;endendmoduleHalf Adder 구현 코드Half Adder

리포트 | 9페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니

이전10개 1 234 5 6 다음10개

파워링크

신청하기