"verilog code 구현 시스템"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

시스템 설계서 디지털시스템실험 idec verilog 계산기 bcd ripple counter

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog code 구현 시스템" 검색결과 61-80 / 106건

반도체별 동향

(Processing) 및 통신(Communication)은 광학, 비광학 센서나 아날로그 반도체 및 각종 주문형 반도체 등 일련의 시스템 반도체에 의해 구현된다. 자동차 분야 ... 또는 코드를 ISP(IP Service Provider)를 통해 도입하고 설계자는 이를 자신의 설계에 포함하고, 일부 특화된 기능만을 코딩하는 수고만으로도 복잡한 기능의 시스템 ... 암호화 및 관리에 관한 표준- 현재 프로젝트 진행 중에 있음IEEEDASC시스템검증System C(IEEE1666)- 2000 년 OSCI 에 의해 제안된 후, 2005 년

리포트 | 20페이지 | 3,000원 | 등록일 2018.05.30

다운로드 장바구니
디지털시스템 실험(SR Latch, JK, D FF, Register, Shift Register, Register를 이용한 가산기)

저장할 수 있는 Register code를 짰다.7. Shift Register의 Verilog Code이다8. 앞서 작성한 Register code를 이용하여 0~9의 한자릿수 ... 하고 최종적으로 이를 이용하여 BCD Ripple Counter와 Register를 이용한 한자리 정수 덧셈 뺄셈 계산기를 구현하는 것이 목적이다.1. SR Latch의 코드이다.2 ... 을 코딩 하는 것 이었다. 처음에는 Register간의 데이터가 shift 된다는 것이 어떻게 이루어질지 몰라서 고민을 많이 했는데, coding을 완성하고 나서 생각해보니 clock

리포트 | 5페이지 | 1,500원 | 등록일 2014.11.03

다운로드 장바구니
A+ 디지털 시스템 실험 Simple Computer – Data Path <10주차 결과보고서>

Simple Computer ? Data Path실험목표① 컴퓨터 시스템의 기본적인 구조를 이해한다.② DATAPATH를 설계 및 구현하고 검증한다.실험결과1. Register File ... 으로 구성되는데, Register File은 9주차 실험에서 RAM을 설계했던 것을 응용할 수 있었다. Verilog 코드는 다음과 같다.module RegisterFile(CLK ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목

리포트 | 9페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
디지털시스템 실험(동기식 up/down counter)+응용한 신호등 설계

와 Register를 이용한 한자리 정수 덧셈 뺄셈 계산기를 구현하는 것이 목적이다.1. Up/down counter의 Verilog code이다2. 조교님이 올려주신 testbench c ... 보았다.Green->Yellow->Red 각각 5초 3초 2초정도 term을 두고 변화하게 code를 구현하였다.6. FPGA보드에 연결하자 Clock에 변화에 맞춰서 신호등 ... 에는 Downcount를 실행시켜 보았습니다(숫자 0~15, 역시 대표적인 몇장만 첨부하였습니다)5. 다음은 앞에서 coding한 카운터를 응용하여 Traffic light coding을 해

리포트 | 3페이지 | 1,500원 | 등록일 2014.11.03 | 수정일 2016.11.10

다운로드 장바구니
A+ 디지털 시스템 실험 Sequential Circuit 설계 및 구현 <7주차 결과보고서>

카운터의 Verilog 코드는 다음과 같다.module SR_Latch(input S,R, output Q,Q_n);nand A (Q,S,Q_n);nand B (Q_n,R,Q ... ,CLR,Q[3],Q_n[3]);endmodule동기식 UP/DOWN 카운터 구현 코드`timescale 1ns/100psmodule S_C_TB;regUp_Down,CLK,CLR ... 이 동작하도록 설계했다. Verilog를 이용해 설계한 신호등 코드는 다음과 같다.module SR_Latch(input S,R, output Q,Q_n);nand A (Q,S,Q_n

리포트 | 8페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차예비

에서 그 차이가 있다.나. Verilog HDLVerilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩 ... 다른 instance간단하게 표현하자면 불러오기와 같다. shecmatic에서 심볼을 사용하여 게이트를 구현한 것처럼 이와 동일하게 미리 짜놓은 HDL을 불러와 본 코드에 이용 ... PreliminaryReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
디지털 시스템 실험 7-Segment 예비보고서

디지털 시스템 설계 및 실험 예비 보고서작성자:학번:실험조:실험일:실험제목7-Segment실험목표1. 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 ... 자리(0~15)로 출력하는 회로이다.1. 4bit Binary-to-BCD Convertor 구현BCD-to-7Segment Decoder를 구현하기에 앞서 2진수를 BCD 코드 ... _________________________________________________________________________________________2. BCD-7 segment 구현2진수를 BCD 코드

리포트 | 10페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) MUX, Decoder, Comparator 보고서

Binary decoder는 2bit인 22개의 binary code를 입력으로 받아 4bit의 binary code 4개중에 1개로 출력하는 decoder인 것이다.2-to-4 ... 다.실제 Verilog코딩에서는 직접 회로소자를 연결하는 것이 아닌 case문을 사용하여 decoder를 구현하였다. case문을 사용하여 각 2bit입력이 00, 01, 10, 11 ... 되어 복잡하게 된다.Verilog HDL의 경우, 조건문 사용이 가능하기에 조건문을 사용하여 코드를 작성하였다.입력은 각각 4bit인 a, b로 하였고, 조건문의 조건에 따라 각각

리포트 | 18페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

다운로드 장바구니
부울 대수 논리식의 간소화 - Verilog HDL 예비보고서

1. 실 험 목 적- 부울대수를 Verilog HDL의 형태로 표현하는 방법을 이해한다.- Verilog HDL code로 Quartus Ⅱ를 이용하여 합성 ... 하고 Programing하는 방법을 이해한다.2. 기 본 이 론1) 소개- Verilog HDL은 전자 회로 및 시스템에 쓰이는 하드웨어 기술언어(HDL)이다. 줄여서 ‘Verilog'이라고 부르 ... 기도 한다. 회로 설계, 검증,구현등 여러 용도로 사용할 수 있다.2) Verilog HDL의 역사- 1983년 Gateway Design Automation사에서 하드웨어 기술언어인

리포트 | 3페이지 | 1,000원 | 등록일 2013.10.31

다운로드 장바구니
논리회로실험) 부울대수의 간소화(2) 예비보고서

예 비 보 고 서5주차실험 4 : 부울대수의 간소화(2)-Verilog HDL code 이용1. 실험 목적- 부울대수를 Verilog HDL의 형태로 표현하는 방법을 이해한다. ... - Verilog HDL code로 Quartus II를 이용하여 합성하고 Programming 하는 방법을 이해 한다.2. 기본 실험 이론1) Verilog HDL 이란 ?? ... - Verilog Hardware Description Language ( 하드웨어 기술 언어 )- 전자회로에 대한 구성과 설계, 동작 구현과 그 검증에 용도가 있다.- C언어와 비교

리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
디지털 시스템 실험, Verilog 코딩, Adder/Subtractor/Multiplier/Divider, Binary to BCD 설계, FPGA보드 결과 포함

/Subtractor를 구현하고 FPGA 보드에연결하여 올바르게 작동하는지 확인하였다.6. Binary to BCD코드를 모델심에서 시뮬레이션을 돌려보았다.Pin Planner ... 디지털 시스템 설계 및 실험 결과보고서실험제목Add/Subtractor/Multiplier/Divider 설계실험목표Half Adder과 Full adder를 이용하여4bit ... Add/Subtractor를 설계하고, Multiplier / Divider를 설계한다.실험결과1. Half Adder 코드를 작성하였다.2. Half Adder코드를 이용

리포트 | 5페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.23

다운로드 장바구니
Combinational Logic Design Using FPGAs

. I learned the way to write Verilog code for simplified function. From the second experiment I wrote ... Verilog code for some simple functions and test it by simulating with test bench code and observing ... design works well without any error. I also made the test bench and proved the code is correct by

리포트 | 14페이지 | 1,000원 | 등록일 2012.02.11

다운로드 장바구니
디지털시스템 verilog 실험 결과보고서의 모든 것,BCDto7Segment, FlipFlop, Counter, RAM, 유한상태머신회로, Dotmatrix, Stopwatch etc

디지털시스템 실험전기전자공학부verilog module< 차 례 >1. HalfAdder2. 4BitAdderSubtractor3. DecoderEncoderMultiplexer ... . Stopwatch디지털시스템 실험 결과보고서실험제목@ 1. HALF ADDER실험목표HALF ADDER코드를 작성하여 HALF ADDER의 기능을 확인하고 Altera QuartusⅡ프로그램 ... , 4bit_subtractor 순으로 verilog 코드를 짜보고 실행하여 보았다. 전 시간에 구성해본 half_adder를 기본요소로 하여 모두 작성가능하였다. 작성코드 및

리포트 | 32페이지 | 3,000원 | 등록일 2012.11.27

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)6주차예비

고 이를 코드로 구현하는 실험이었으며 verilog를 사용하는데 있어서 문제점과 주의점을 상기하고 깨닫을 수 있는 실험이었다.Ⅵ. 참고문헌 (reference)1)순차회로(래치 등 ... Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... 지는 회로로 현재 상태는 그 전의 입력에 따라 정해진다. 대부분의 디지털 시스템 회로들은 순차회로로 구성되어있다. 대부분의 순차회로는 clk 이란 요소가 존재하여 이를 통하여 값

리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서

bench code를 GATE PRIMITIVE modeling & BEHAVIORAL modeling이 두 가지 방식을 통해 작성하고, Spartan-3로 다운받아 실제로 구현 ... , heory) for this Lab(1) VERILOG HDL [1](가) 정의“베릴로그(Verilog) 언어는 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어(Hardware ... 다.(나) VERILOG는 설계의 기본 단위가 MODULE이다. 이는 마치 C언어에서 FUCTION이 프로그램의 기본단위인 것과 같은 이치다. VERILOG로 디지털 시스템을 기술

리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
실험2 제05주 Lab03 Pre Gate Primitive & Behavioral Modeling

할 수 있다.2) Essential background for this Lab⦁ Verilog HDLVerilog Language는 전자회로 및 시스템에 쓰이는 Hardware ... Description Language이다. 즉 Hardware 기술 언어이다. 이는 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다. Verilog의 기본 설계단위 ... 를 Behavioral Modeling으로 설계하였다. >< Testbench code를 작성하여 Simulation을 할 수 있는 조건을 만들어주었다. >Functional Simulation

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
디지털 시계 설계 보고서

되는 RISC시스템인 ARM9 Core가 사용된 Altera社의 Excaliber를 이용하는 디지털 시계를 직접 구현해 보았다.2. 설계목표Verilog HDL를 이용한 시계코드 ... 한 SoC Master 시스템에 대한 깊이 있는 이해 없이, verilog 소스코드 구현부터 서둘러 진행해 생긴 문제로 생각된다. 물론 많은 시행착오를 거쳤지만 이러한 과정을 통해서 ... (Timing)5) 작동결과사진1) SoC Master 시스템 작동사진1사진2) SoC Master 7-segment 작동사진5. 고찰Verilog 소스코드 작성, Quartus

리포트 | 19페이지 | 2,000원 | 등록일 2012.05.29

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)7주차결과

하고 프로그램을 해줘 기기와 연결을 하고 구동한다.Ⅲ. 실험결과 (Results)1. SISO - Mealy Machine for the serial I/O code c ... ounter회로를 구현할 수 있었다. 두개의 버튼을 사용하는 경우엔 자체 시스템 clk 사용하는 등 다른 추가적인 요견들이 필요하다고 생각한다.Ⅴ. 결론 (Conclusion)State ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential Backgrounds

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
[Flowrian] 4 Bit Binary Counter (TTL 74163) 회로의 Verilog 설계 및 검증

한다. 논리회로는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설계를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다.설계는 Verilog 언어 ... 를 이용하여 모델링 되었으며, 테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고 결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.(주)시스템 센트로이드 ... 에는 게이트들로 구성된 조합논리회로도가 제공되지만 본 문서에서는 레지스터 전송 수준 (RTL, Register Transfer Level)에서 동일한 논리를 구현하도록 설계

리포트 | 6페이지 | 1,000원 | 등록일 2012.08.27

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)7주차예비

- Mealy Machine for the serial I/O code converter코딩(text)// mealy convertermodule mealy_converter ... Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... Backgrounds for this Lab)가. 스테이트 머신외부의 입력과 시스템 clock에 의해서 state가 바뀌게 되고 state에 의존하여 출력값이 결정되는 회로를 의미한다.나

리포트 | 17페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니

이전10개 1 2 345 6 다음10개

파워링크

신청하기