"verilog code 구현 시스템"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

시스템 설계서 디지털시스템실험 idec verilog 계산기 bcd ripple counter

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog code 구현 시스템" 검색결과 81-100 / 106건

[Flowrian] BCD to 7-Segment Decoder (TTL 7448)의 Verilog 설계 및 시뮬레이션 검증

는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설계를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다.TTL 7447 회로와 논리적 동작 ... 하여 모델링 되었으며, 테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고 결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.(주)시스템 센트로이드 ... 들로 구성된 조합논리회로도가 제공되지만 본 문서에서는 레지스터 전송 수준 (RTL, Register Transfer Level)에서 동일한 논리를 구현하도록 설계한다. 논리회로

리포트 | 10페이지 | 1,000원 | 등록일 2012.05.07

다운로드 장바구니
결과보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA.hwp

시스템을 역으로 추적하여 처음의 문서나 설계기법등을 얻어내는 reverse engineering에 주로 쓰이고 있다. 이번 실험에서는 만든 verilog 코드를 FPGA에 입력해 준 ... , do simulation and check the operation of the 4-bit adder using “ModelSim”.위에서 작성한 test bench code에서 s ... 으로 예상된다. 아래 5 - 4)에서 조금 더 자세하게 언급하기로 하겠다.4. Source code & Comment위에서 나타낸 test bench의 source code에서 각각

리포트 | 9페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
해밍코드 인코더 디코더 설계 및 성능 분석(hamming code encoder decoder performance analysis)

Rate). Verilog-HDL is used in order to understand the algorithm of error-correcting code.The ... m더를 Verilog-HDL를 이용하여 설계하였다.핵심주제어 : Hamming code, Verilog-HDL, Simulink1장. 작품과제 필요성실제적으로 사용되는 모든 채널 ... 교수님 성함Hamming code encoder/decoder design and performance analysis영문이름교수님영문 성함AbstractHamming code is

리포트 | 24페이지 | 100,000원 | 등록일 2009.12.06 | 수정일 2015.01.12

다운로드 장바구니
디지털 시계 설계 발표자료

칩을 사용한 SoC설계및 검증 도구인 Huins사 SoC Master에 알맞은 시계를 verilog코드 작성에서부터 실제 구현까지 직접해봄으로서 SoC 설계 과정에 대해 전반적인 ... 이해를 할 수 있을것이다.*2. 설계 계획소스코드 작성 회로구성 BFM검증(rtl,Timing) Full stripe검증(rtl,Timing) 작동점검*3. 설계 과정모듈6진 ... ) Full stripe검증(rtl)*3. 설계 과정4) Full stripe검증(timing)*4. 작동시범1. 시스템 작동사잔2. 7-Segment LED작동사진*5. 결과 및 고찰

리포트 | 15페이지 | 1,000원 | 등록일 2012.05.29

다운로드 장바구니
판매자 표지

삼성전자 합격 자소서+2016하반기 삼성전자 면접+삼성고용디딤돌

학년 디지틀시스템 설계 및 실습이라는 전공을 수강한 적이 있습니다. 이 전공은 마지막 팀 프로젝트로 CPU를 구현해야 하고 제출 기간을 무려 한 달이나 줄 만큼 어려운 과목입니다 ... SOC lab에 들어가 설계과목을 수강하며 다양한 회로를 반도체 칩 위에 구현해 보았습니다. 3학년 2학기에는 반도체 공학 및 제조 실습 과목을 수강하며 Verilog 언어를 통해습니다. ... . 조는 3인1조로 구성하게 했고 편성하는 방법은 자율이었습니다. 하지만 저는 성적을 잘 받기 위해 평소 마음이 맞는 사람보다 수업 때 Verilog HDL언어를 잘하는 사람을 위주

자기소개서 | 7페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2016.11.25

다운로드 장바구니
결과보고서-Exp 10. Co-emulation & Optimization IDCT.hwp

을 사용하여 code를 구현하였다. 이렇게 하니까 정상적으로 결과가 나오는 것을 알 수 있었다.위의 두 가지 방법의 결과로 유추해 보았을 때, rst 에 알 수 없는 문제가 있어 start를 써주어야 올바른 결과가 나올 수 있다는 결론에 도달 할 수 있다. ... verilog 코드에서 각 stage 내의 operation 들은 서로 독립적으로 작용하므로 파이프라이닝의 효과를 얻을 수 있었다. 여기서 걱정하였던 부분은 Read After ... 정도원래 code를 synthesize 하고 난 report는 다음과 같았다.Area ReportSpeed Report즉, 위의 그림과 같이,Number of Slices

리포트 | 5페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
예비보고서-Exp9.Inverse DCT Hardware Module Design

되었고 entropy coded 되었다.●DCT application - JPEG⑴Encoding다음 그림의 8 bit sub image가 다음 8*8 matrix라고 한다.8bit이면 2 ... ,Output defined by current state 을 확인해보면 된다.예를 한번 들어보자.다음의 verilog 코드를 살펴보도록 하자.왼쪽의 코드는 output이 state ... Verilog HDL are basic tools for describing digital circuits which performs specified functionalities. In

리포트 | 11페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
decoder를 이용한 각종 시스템 구현

전기전자전파 공학부실험조 : 12조학번 :실험일 : 2009. 4. 7실험제목decoder를 이용한 각종 시스템 구현실험목표1.BCD to Excess-3 code c ... 화 하e는 5+3=8 이고, 2진으로는 1000이다. 이 Excess-3 code converter는 10진 뺄셈을 구현하는데에 유용하게 사용 될 수 있다. 각 BCD숫자는 4개 ... 에서부터 제일 최하위 bit순서로 W, X, Y, Z로 표시한다.1. Verilog coding- 우선 BCD to Excess-3 code converter를 coding하기위해

리포트 | 7페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 결과보고서

이 끝나면, 시스템의 최적화 설계는 실제적으로 구현하는 게이트 수준이나 데이터 플로우 수준 모델링에서 고려한다. 행위 수준 모델링의 Verilog구조는 C프로그래밍 언어와 많은 면 ... ) Hy of the Lab 1.(가) GATE PRIMITIVE MODELING 실험(나) “Lab 1”을 위한 실험 순서 및 구현 방법1. gate primitive modeling ... Lab 2.(가) BEHAVIORAL MODELING실험(나) “Lab 1”을 위한 실험 순서 및 구현 방법1. behavioral modeling을 사용하여 1BIT FULL

리포트 | 15페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
[디지털시스템실험(Verilog)] Execution Combination Top 결과보고서

하였던 모든 모듈의 코드를 점검하였으나, 별다른 문제점을 발견할 수 없었다.현재까지 실험을 하며 다루었던 Verilog 내용으로는 input값의 오류로 인해 모듈이 정상적으로 실행 ... 을 K-Map으로 표현한 다음, 이를 Boolean 대수식으로 표현하였고, 이를 게이트레벨 형식으로 직접 구현하였다. 구현 후 테스트벤치 파일로 확인 및 코드의 직접적인 재검증을 통해, 올바르게 모듈이 구현되었음을 누차 확인하였다. ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor

리포트 | 4페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
Nand 연산을 이용한 Xor 게이트 구현과 간단한 Adder 구현

로 넣어주게 되면 output 값은 1의 값을 신호로 얻을 수 있다.▶ Verilog code 및 시뮬레이션 결과module GATE(A,B,C);// 함수 선언input A,B ... 는 and연산을 하여 신호를 내보낸다.즉, C = X ? Y▶ Verilog code 및 시뮬레이션 결과module ADDER(X,Y,C,S);// 함수선언input X,Y ... + B?C + C?A▶ Verilog code 및 시뮬레이션 결과module FADDER(S,C0,C1,X,Y);//함수선언input C0,X,Y;//input 설정output

리포트 | 5페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
임베디드 시스템 실험 : 깜박이는 Seven segment 구현

4. Discussion 직접 펌웨어와 하드웨어의 작성한 7-segment 소스코드를 키트에서 구현하는 실험이었다. 사실 처음에는 아무것도 몰라서 계속 조교님께 질문만 잔뜩 ... 했었지만 실험이 진행될수록 장치의 구동원리 등에 대하여 조금씩 눈을 뜨게 되면서 임베디드 시스템에 대한 이해도가 높아지는 것이 매우 재미가 있었다. 또한 어느정도 이런식으로 구현 ... 였다. 최선을 다해서 했지만 사실 이번 실험은 많은 아쉬움이 남았다. 우리 조의 경우 적당히 여유 시간을 남기고 코드의 초안을 작성하였으나 멀티 아이스의 접속 문제로 실제 구현된 모습

리포트 | 8페이지 | 1,000원 | 등록일 2009.05.23

다운로드 장바구니
Embedded System을 이용한 디지털 오실로스코프에서 Triggering 구현

-------------------------43.1.1.EPLD 구현을 위한 설계 ---------------------43.1.2.EPLD를 구현한 Verilog code -- ... ---------------63.2.Sever.c code --------------------------------73.2.1.Horizontal resolution ------ ... 한 Verilog EPLD구현을 위한 Hardware description language, Verilog로 프로그래밍한 것을 컴파일해서 EPLD로 옮기게 되면 EPLD가 회로

리포트 | 14페이지 | 1,500원 | 등록일 2009.06.08

다운로드 장바구니
KT의 IT직군 자기소개서 입니다. 최종학격 자기소개서 입니다. 2013 하반기. 정성을 다해 쓴 자소서 입니다.

클라우드 시스템 위에서 가능한 일입니다. 저는 이 기술에 대한 남다른 이해도를 바탕으로 디지털 콘텐츠가 유통될 수 있는 완벽한 플랫폼 구현에 기여하고 싶습니다. 나아가 더 창의적이고 ... 들이 거래되는 환경이 안정화 되어야 합니다. 이는 클라우드 시스템을 제대로 이해하는 것을 바탕이 되어야 가능합니다. 소비자들의 니즈를 분석하는 빅데이타 기술 필수적인데, 역시 ... , 컨트롤 value를 형성하는 모듈 등으로 구성되었습니다. 모듈은 모두 verilog언어 기반으로 코딩을 통해 만들었습니다. 두 번째는 그 모듈을 잇는 것입니다. 모듈마다 input

자기소개서 | 3페이지 | 3,000원 | 등록일 2013.12.18

다운로드 장바구니
[ASIC] VHDL, Verilog, SystemVerilog의 비교

시뮬레이션 제어 capabilities (system tasks) 세트를 정의한다. 이러한 미리 정의된 시스템 tasks와 복잡한 데이터 타입의 부족의 결과로 Verilog 사용 ... VHDL, Verilog, System Verilog의 비교Introduction무수한 하드웨어설계언어의 개선이 증가함에 따라, 특정 설계에 있어 어느 언어가 최적인지를 결정 ... .· System Verilog : Verilog의 개선판. 현재 System Verilog는 Accellera에 의해 정의되고 있으므로 아직은 IEEE 표준안이 마련되지 않았다.언어별 일반

리포트 | 7페이지 | 1,500원 | 등록일 2008.04.03

다운로드 장바구니
Minterm 값 출력 및 Parity bit를 통한 에러 검출

었다는 것을 알 수 있다.토의- 이번 실험을 통해 Decoder를 이용한 Minterm 생성과 이를 이용한 Parity 생성모듈, 에러 검출 코드까지 구현하였다.-Minterm 모듈은 이 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부작성자 : 고려대 ... 이 될 것이다.▶ verilog codemodule Minterm(X,M);input [2:0]X;output [7:0]M;wire [2:0]A;not (A[0],X[0]);not

리포트 | 4페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
디지털공학 Verilog 프로젝트

게 FSM 을 구현해서 시스템을 설계했음 . 참고문헌 Digital Design / M.Morris mano Verilog HDL 디지털 설계와 합성의 길잡이 ( 한국어판 ... MAIN SUBJECT Testbench code CONCLUSION Main code I N D E XINTRODUCTION Part. 1 프로젝트 개요 프로젝트 이론1 ... . 프로젝트 이론 (FSM) 순차적인 디지털 회로의 상태 변화를 나타내는 방법THE MAIN SUBJECT Part. 2 Main code Test-bench code Time

리포트 | 17페이지 | 3,000원 | 등록일 2008.06.18 | 수정일 2021.12.21

다운로드 장바구니
Quartus 툴을 이용하여 verilog로 가감산기.간단한 ALU 구현하기

Objectives - 이 프로젝트의 목표는 하드웨어 기술 언어 중의 하나인 Verilog 언어를 숙지함으로써 하드웨어 설계를 할 수 있고, 구현하는데 필수요소인 Quartus를 사용 ... ConsumptionCode Additions and Modifications (Software Part)Modified CodeWe modified code in Y functions.We ... modified the function ... in file ... to (describe changes for each function).New CodeWe wrote new code c

리포트 | 18페이지 | 9,000원 | 등록일 2007.12.09

다운로드 장바구니
RCA

하여 Carry out에 넣어줌Verilog코드1.Full Adder만으로 instance로 RCA를 구현한 경우module rca(cin,x,y,s,cout); //모듈 rca의 포트선언 ... 1.실습목표Full Adder 모듈을 사용하여서 4비트 Ripple Carry Adder를 설계 할 수 있다. 연산 회로 는 디지털 시스템에서 많이 사용되는데 연산회로중의 하나인 ... 수로 연산/출력.Full Adder는 Half Adder를 두 개 붙여놓은 것과 같다Half Adder 두 개를 붙여서 Full Adder를 구현한 회로도Half Adder 두 개

리포트 | 16페이지 | 2,000원 | 등록일 2011.02.28

다운로드 장바구니
[OFDM]FPGA를 이용한 OFDM 모뎀 구현

FPGA를 이용한 통신시스템 구현목차1. 서론1.1 연구목적1.1.1 동기1.1.2 졸업작품 진행도1.2 기존연구1.2.1 OFDM 이론1.2.2 HDL(Hardware ... 하여 통합 검증이 가능함으로 인해, 게이트로 구현하기 전에 전체 시스템을 컴퓨터에서 시험할 수 있게 되었다. 이러한 방식은 보다 빠르게 시스템의 문제점을 찾아내고 쉽게 오류를 정정 ... 할 수 있도록 도와준다. 이것은 시스템의 동작에 대한 신뢰도를 크게 향상시킬 수 있고, 나중에 실제로 시스템을 구현했을 때의 오류를 미연에 방지함으로써 설계시간을 단축시킬 수 있

리포트 | 81페이지 | 10,000원 | 등록일 2005.12.18

다운로드 장바구니

이전10개 1 2 3 456 다음10개

파워링크

신청하기