"verilog 계산기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 계산기 전전설2 계산기 계산기 베릴로그

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog 계산기" 검색결과 1-20 / 103건

[디지털회로 실험] verilog 4비트 계산기 설계

확인할수 있습니다.각각 회로들에 대해서 쿼터스설계(회로구조), 베릴로그 파일, 테스트벤치파일로 구성되어있습니다.최종계산기는 top_block파일입니다. tb가 붙어있는 파일은 테스트 벤치 파일로 모델심을 통해 시뮬레이션 하기위한 파일입니다. ... 쿼터스, 모델심사용하였고 사용언어는 베릴로그 입니다.mux, 가산기, decoder, rom, ALU 등 따로 설계하여 합치는 방식으로 설계해서 각각의 회로에 대해서도 자세히

Non-Ai HUMAN
| 리포트 | 3,000원 | 등록일 2020.09.07 | 수정일 2023.03.12

다운로드 장바구니
verilog-계산기(calculator)A+자료 코드및 레포트

1.시뮬레이션 분석 및 설명 (출력을 16bit로 사용하여 스크린샷을 했을 시 일반 화면 크기를 넘어가는 점이 생겼으며, 10진수의 계산 값이 정확한지 보여드리고자 10진수 ... 시뮬레이션결과도 첨부하였습니다.)이번 시뮬레이션 목표는 adder로 74+98을 계산하는 것이 목표입니다. 8bit의 입력 yun, jae를 쉽게 확인하기 위해 output을 16

Non-Ai HUMAN
| 리포트 | 9,000원 | 등록일 2019.08.24 | 수정일 2023.11.02

다운로드 장바구니
전전설 실험2 Final Project 다기능 계산기(Verilog Calculator)

(Abstract) >지금까지 배운 내용을 바탕으로 사칙연산이 가능한 계산기를 만들어본다. 가능하면 다양한 추가기능도 추가해서 만든다.IntroductionPurpose of ... Project에서 이번 코드의 핵심을 이야기 했었다. 본인이 작성한 최종 프로젝트, 계산기를 구성하는 데 가장 중요하다고 생각하는 것들을 최종적으로 정리해보았다. 핵심코드가 어디 ... Output_Data를 선언하는데 사용하였다.요구조건3 : 2진수 숫자를 통해 10진수 각 자릿수를 표현할 수 있느냐?요구조건3 만족 코드 핵심코드 3이번 계산기를 만드는 데 가장 핵심

Non-Ai HUMAN
| 리포트 | 35페이지 | 20,000원 | 등록일 2018.11.10 | 수정일 2024.03.12

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기

.데이터 오류 검출 및 정정◦ Parity Bit데이터에 패리티 비트를 붙여서 1의 전체 개수가 짝수 혹은 홀수가 되도록 한다.-> 짝수 패리티 사용◦ 1bit 오류 검출 및 정정 시연Key0를 누르면 시작Key1을 누르면 sw중 랜덤으로 1비트 에러가 발생Key2을 ..

Non-Ai HUMAN
| 리포트 | 39페이지 | 3,000원 | 등록일 2019.08.29

다운로드 장바구니
[Flowrian] 최대공약수 계산기의 Verilog 설계 및 시뮬레이션 검증

본 설계는 최대공약수 (GCD, Greatest Common Divisor)을 계산하는 모듈을 레지스터 전송수준과 구조수준의 두가지 방식으로 에서 Verilog 언어을 사용 ... 하여 설계하고 시뮬레이션으로 검증한다.논리회로도 구조는 데이터패스만으로 구성되어 매 클럭 마다 반복계산을 하여 최대공약수를 구하는 방식으로 설계되었다. 레지스터, 멀티플렉서와 비교기 ... 와 뺄셈기 등의 모듈들로 구성된다.각 모듈들에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의

Non-Ai HUMAN
| 리포트 | 28페이지 | 2,500원 | 등록일 2011.09.05

다운로드 장바구니
디지털시스템실험, Verilog를 이용해 BCD to 7 segment를 통한 계산기 설계 및 구현, FPGA보드 결과 포함

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서실험제목BCD to 7 Segment, 7 Segment를 통한 계산기 설계 및 ... 와 연결하여 계산결과를 표현하는 7-segment 계산기 구현실험결과7-segment 블록 다이어그램을 보면 먼저 4bit의 input을 입력받아서(0~15까지 표현가능) 이 ... 구현실험목표1. BCD 입력을 7-segment로 출력하는 디지털 회로 설계2. Clock을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현3. 가산기

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.23

다운로드 장바구니
[Flowrian] FSM with Datapath 방식 최대공약수 계산기의 Verilog 설계 및 시뮬레이션 검증

비트 Ripple-Carry 뺄셈기 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 8 비트 비교기 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 8 비트 레지스터 ... 본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- 2 입력 8 비트 멀티플렉서 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 8 ... : RT 수준 Verilog 설계 및 시뮬레이션 검증- 전체 동작을 제어하는 유한상태머신 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 최대공약수 연산을 수행하는 데이터

Non-Ai HUMAN
| 리포트 | 38페이지 | 3,000원 | 등록일 2011.10.11

다운로드 장바구니
verilog code - (combo kit) 10진수 2자리수 계산기(덧셈,뺄셈,나눗셈,곱셈), 7-segment, vfd로 출력

kit_calculator_SegVfd_2digit▶ Module kit_calculator_SegVfd_2digit 의 동작 설명⇒ 0부터 99까지의 2자리 수를 입력 하고 덧셈이나 뺄셈, 곱셈, 나눗셈 중 하나의 연산을 선택한 후 다시 0부터 99까지의 두자 ⇒ 리..

Non-Ai HUMAN
| 리포트 | 32페이지 | 3,000원 | 등록일 2014.04.25

다운로드 장바구니
[논리회로, 전자계산기 구조]verilog HDL & xilinx 툴 사용법

Verilog2004.11.08 암호 및 보안 연구실 이 현 준Verilog HDL 이란? Verilog HDL의 역사 중요한 데이터 형 Module Port Data Types ... 게이트 수준의 모델링 Xilinx Tool 사용법Verilog HDL 이란?Verilog는 부품이나 보드 및 시스템 차원에서 전자시스템을 설계하는데 사용되는 HDL ... 년대 말까지, Verilog는 HDL의 사실상의 표준으로서 독점소유였으나, 후에 IEEE 표준(1995)이 되었다. Verilog HDL : 미 Cadence사 제품 C와 비슷

Non-Ai HUMAN
| 리포트 | 41페이지 | 1,500원 | 등록일 2004.12.07

다운로드 장바구니
[전자계산기 설계] 4bit carry look ahead adder(verilog)

module carry_lookahead_4bit_adder(a,b,c0,s,c4);input [3:0] a,b;input c0;output [3:0] s;output c4;4bit carry look ahead adder 임다... verilog프로그램 임다...

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2001.11.17

다운로드 장바구니
판매자 표지

2022년 상반기 LG디스플레이 반도체/디스플레이 합격자소서

와 메모리 구현. 어셈블리어를 일부 구현해 ModelSim으로 기본적인 작동 확인2 FPGA와 Arduino를 이용한 "학점계산기"- 3개의 마이크로 컨트롤러 간의 IO 설계 ... +, 융합캡스톤디자인 A0"프로젝트 내용 및 역할"1 mu0 프로세서, 메모리 설계- Verilog HDL을 이용한 가상 프로세서와 메모리 설계 개인 프로젝트. 코드 상으로 프로세서 ... . Arduino1로 입력을 받고 FPGA로 연산 후 Arduino2로 출력할 수 있도록 Verilog, C 코드 수정3 DE1-SoC FPGA 두더지 잡기"- Quartus

Non-Ai HUMAN
| 자기소개서 | 3페이지 | 3,000원 | 등록일 2022.11.08

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) 계산기 프로젝트 팩토리얼 및 quiz mode 포함

/down 하는 방식을 이용하였다. 이와 같은 방식을 취한 이유는 아래에서 설명할 것이다.위의 사진을 보면 button setting에 숫자가 직접적으로 입력되는 일반 계산기와 달리 ... 커서를 이용해서 number의 up/down을 수행한 것을 확인할 수 있다. 이는 일반 계산기의 경우 연산을 할 경우 피연산자수1 ◎ 피연산자수2 =에서 = 을 누르고 나면 그 ... 이전의 계산을 수정할 수 없고, input에 대한 값을 누르다가 도중에 다른 값을 눌렀거나, 한 개씩만 변화시켜서 값을 확인하고자 할 때 수정하고자 하는 곳의 하위의 숫자를 모두

Non-Ai HUMAN
| 리포트 | 35페이지 | 20,000원 | 등록일 2020.12.22

다운로드 장바구니
BCD 가산기 설계 결과보고서

“1101”“0010”0B2. n비트 가산기/감산기의 예에서 입출력 비트 수가 많아질수록 Schematic으로 설계 할 때와 Verilog 또는 VHDL로 설계할 때의 장단점을 설명 ... 하라.Schematic ; 비트 수를 고정해서 설계해야 한다. 감산기로 동작할 경우 빼는 수의 2의 보수를 취해서 더해야 한다.Verilog, VHDL ; 가산회로는 부호를 고려 ... 디지털시스템 설계 실습 7주차 결과보고서학과전자공학과학년3학번성명※BCD 가산기 설계1. 그림[3-46]의 블록도와 같이 두 BCD의 입력을 받아 7-세그먼트 FND에 BCD

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / 파이널 계산기 / 2021년도(대면) / A+ (코드파일 포함)

하여 최종적으로 다양한 기능을 가진 계산기를 설계한다. 각각의 기능은 testbench 작성을 통한 simulation 수행과 장비 동작을 통해 검증한다.2. Function(1) 덧 ... 1. Introduction- 앞서 수행한 실험들(논리 설계, 7-segment와 Piezo 장치 제어, LCD 장치 제어 등)을 바탕으로, Verilog HDL 언어를 사용 ... 셈 - output = input1 + input2 - 두 개의 입력을 받아 더하여 계산 결과 값을 출력으로 내보낸다. 이 때의 입출력은 모두 정수(양수, 음수, 0) 범위

Non-Ai HUMAN
| 리포트 | 25페이지 | 20,000원 | 등록일 2022.08.12 | 수정일 2022.08.18

다운로드 장바구니
Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X

1. 실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증]2. 실험 목적-Hardware Description Language(HDL)을 이해 ... -1-bitFullAdder와 Half Adder의 심볼 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.-4-bit Adder를 Verilog HDL ... 한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍을 할 수 있다. 대부분의 FPGA는 프로그래밍 가능 논리 요소에 간단한 플립플롭이나 더 완벽

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 4주차

보다 큰지 안 큰지를 통해 비교 판별이 가능하다는 점도 확인하였다.결론이번 실험은 Verilog HDL 언어를 이용하여 감산기, 비교기 \를 설계하고 이를 FPGA에 다운로드 하 ... Verilog HDL 실습 4주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... 분석 및 고찰결론참고 문헌1. 실험 목적- Xilinx ISE 프로그램에서 Verilog를 이용하여 연산회로를 설계하고 프로그래밍 해본다.2. 배경 이론- 연산회로(1) 덧셈

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 8주차

Verilog HDL 실습 8주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date ... 를 설계해보고 이 둘을 동시에 작동하게 하는 설계를 하는 것을 목적으로 한다. 두 가지 과제를 설계해봄으로써 7-Segment와 Piezo의 사용법과 더 자세한 verilog c ... 고 사용이 단순하기 때문에 장난감이나 휴대용 게임기, 버스 부저 등에서 사용됩니다.실험 코드 분석7segment(1) 로직 설계 및 컴파일 및 코드분석(2) 핀 설정(3

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

한다. 전가산기가 계산되기 위해 이전 가산기의 연산을 기다려야한다. 이 때문에 비트 수가 커질수록 연산이 느려지는 단점이 있다. 이 전달지연은 전가산기의 회로를 보면 쉽게 계산할 수 있 ... 가산기의 지연 시간, 주어진 두 수의 합은 자리 올림수가 도달하기 전에 미리 계산되어 있다) 값을 가지게 된다. 이는 2N에 해당하는 회로 지연을 가지며, AND, OR 게이트 ... Pre-reportSchematic Design with Logic Gates날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 이용

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
현대자동차 PT면접(1차면접) 최종합격본

제어 신호및시스템 통신공학 HW SW 시스템 이해 직무 이름 융합직무 관련 스터디 프로그래밍 스터디그룹 동아리 멘토링 JAVA C/C++/Verilog NFC/BLE직무 관련 대회 ... 물 회피 자율비상제동 평가요소 대회장의 밝기 간과 이미지 필터 다양화 라인스캔 카메라 성능 아쉬웠던 점직무 관련 대회경험 ㅇㅇ대학교 지능형 모형차 경진대회 Shield Buddy ... Infineon BIFACES Time Scheduler 카메라 필터 적용 차선과 차체 상대위치 계산 서보모터 조향 , DC 모터 속도제어ㅇㅇㅇㅇ 캡스톤디자인 대회 AI 무인소화장치 불길

ppt테마 | 13페이지 | 19,000원 | 등록일 2023.06.02 | 수정일 2023.08.24

다운로드 장바구니
판매자 표지

시프트 레지스터 카운터_예비레포트

) Verilog HDLIEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용 ... 되었다는 것 등의 일반적인 프로그램과의 다른 점도 존재한다. [1]2) Module베릴로그(Verilog) module은 베릴로그 HDL에서 가장 기본적인 기술 단위이다. 다른 프로그래밍 ... 된다.2. 입력 및 출력: module은 입력과 출력을 가질 수 있다. 입력은 module의 외부에서 값을 전달받는 변수이며, 출력은 module의 내부에서 계산된 값을 외부

리포트 | 7페이지 | 1,500원 | 등록일 2025.09.17

다운로드 장바구니

이전10개12 3 4 5 6 다음10개

파워링크

신청하기