"verilog코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 verilog 게임 FPGA verilog verilog 시계 FPGA adder

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog코드" 검색결과 561-575 / 575건

[전자, 시스템칩설계]verilog를 이용한 4bit Full adder

code & block diagram① Half addermodule halfadd (a, b, sum, co);input a;input b;output sum;output co ... 최종적으로 이런 형태의 4-bit Adder를 설계한다.LSB의 계산은 앞 단에서 발생하는 carry가 없으므로Half adder를 사용한다.3. 실험 결과(1) verilog

리포트 | 6페이지 | 1,000원 | 등록일 2006.06.26

다운로드 장바구니
[전자공학] [proposal] Network Processor ISA 구현 프로포잘 (프로포절)

하여, MAC에서 하는 일들을 C/C++을 이용하여 모델링을 한다.② ARM 시뮬레이터를 사용하여 C/C++로 작성된 코드를 Compile하여 어떤 실제 사용되고 있 ... 을 정의한다.④ Instruction Set을 Verilog-HDL로 구현을 한다.⑤ 구현된 ISA를 ModelSim을 이용하여 Simulation한다.- 구현된 ISA가 원 ... version, Prentice Hall.[n] Samir Palnitkar, 장훈 옮김, “Verilog HDL, A Guide to Digital Design and Synthesis

리포트 | 2페이지 | 1,800원 | 등록일 2004.12.03

다운로드 장바구니
디지털회로 - 주파수 카운터 사전

11. 주파수 카운터제출일실험조이름-사전 보고서-? 실험목적이번 실험의 목적은 주파수를 계수하는 카운터의 동작을 이해하고 verilog 코드를 이용해 설계하는 것이다.? 이론1 ... 의 코드를 이용해 보드를 이용해 결과를 확인해 본 후 위 코드를 이용하여 아래의 추가적인 회로를 설계한다.-레지스터 reset의 값을 1비트로 바꾸고,-각 4비트인 레지스터 temp_1k, temp_10k, temp_100k, 그리고 temp_1m를 추가하시오.

리포트 | 6페이지 | 1,000원 | 등록일 2008.04.09

다운로드 장바구니
[디지털 논리 회로 실험]디지털 논리 회로 실험,실습(Half/Full Adder, 4-bit Adder/Subtracter)

다.3. 결과 및 토의사항Chap6. 1번 compile 수행 시에 에러가 발생했다면, 그 원인에 대해서 토론하시오.일단 코드 작성 시 오타가 큰 원인 중 하나이며 FPGA의 I/O

리포트 | 4페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

다운로드 장바구니
[컴퓨터구조] Quartus를 이용한 32bit ALU (Arithmetic Logic Unit) 설계

-HDL에 설계한 알고리즘내용에 대한 소개2. Verilog 소스 코드3. 기능레벨 시뮬레이션 및 타이밍 시뮬레이션 파형4. Floor Plan5. FPGA 합성 결과 및 리포트 파일 ... 6. 프로젝트 후기1. 프로젝트 소개(1) 프로젝트 내용Verilog HDL 언어로 되어 있는 샘플 코드를 채워 32bit ALU를 완성 한다기능 레벨 시뮬레이션 ... 배선은 Quartus II에서 제공하는 것으로 한다.이 프로젝트를 통해 Quartus II tool의 사용방법을 익힌다.2. Verilog 소스 코드/*----------------

리포트 | 17페이지 | 3,000원 | 등록일 2004.12.02

다운로드 장바구니
컴퓨터 구조 및 설계 홍릉 과학 출판 CD부록 Glossary

제어를 포함하는 프로세서의 구성.microcode 마이크로코드The set of microinstructions that control a processor.프로세서를 제어 ... 처럼 언제든지 페이지에 접근하기 위해 사용했던 집합 필드.regIn Verilog, a register.Verilog에서 레지스터.register file 레지스터 파일A s

리포트 | 43페이지 | 1,000원 | 등록일 2006.09.20

다운로드 장바구니
[OFDM]FPGA를 이용한 OFDM 모뎀 구현

. 부록 - 소스코드7.1 OFDM MODEM7.1.1 UART BaudGen7.1.2 UART 송신부7.1.3 UART 수신부7.1.4 QPSK Mapper7.1.5 QPSK ... Verilog 언어 학습ModelSim Tool 학습Verilog 모듈설계 &시뮬레이션 실습OpenCores.org 소스 분석Ethernet MAC 학습Ethenet MAC 소스분석 ... 한 데이터를 유니코드로 인식하기 때문에 영문 또는 숫자 뿐만 아니라 알 수 없는 문자로 표현된다.(2) 단문 전송이번엔 짧은 문자열을 전송함으로써 OFDM Client의 기능을 시뮬레이션

리포트 | 81페이지 | 10,000원 | 등록일 2005.12.18

다운로드 장바구니
[컴퓨터구조]Quartus를 이용한 32bit Ripple Carry Adder (RCA) 설계

에 설계한 알고리즘내용에 대한 소개2. Verilog 소스 코드3. 기능레벨 시뮬레이션 및 타이밍 시뮬레이션 파형4. Floor Plan5. FPGA 합성 결과 및 리포트 파일6 ... . 프로젝트 후기1. 프로젝트 소개(1) 프로젝트 내용Verilog HDL 언어로 되어 있는 샘플 코드를 채워 32bit RCA를 완성한다기능 레벨 시뮬레이션 (Functional s ... . Verilog 소스 코드/*--------------------------------------------------------------------------------Title

리포트 | 13페이지 | 1,000원 | 등록일 2004.12.02

다운로드 장바구니
[전기전자기초실험]플립플롭과 카운터 설계 결과보고서

카운터의 설계 및 검증가. 예비보고를 통해 설계한 아래의 verilog HDL 코드를 이용하여 위의 실험과정을 반복하여 동작을 검증1) JK Master/Slave 플립플롭 설계 및

리포트 | 8페이지 | 2,000원 | 등록일 2007.06.15

다운로드 장바구니
베릴로그를 이용한 FSM(Finite State Machine) 및 자판기 설계

논리회로실험FSM(Finite State Machine)및 자판기 제어기 설계1. Verilog Codemodule mealy (data_in, data_out, clock ... 해보면 입력이 1일 경우 다음상태는 현재상태가 4인 경우를 제외하고는 그 위치가 올라가게끔 되어있다. 이에 맞춰서 만든 코드를 실행한 결과 입력을 모두 1로 넣었을 때 state ... 적판기 제어 설계1. 실험 결과1)----------------------------Verilog Code----------------------------module coin

리포트 | 14페이지 | 3,000원 | 등록일 2005.03.30

다운로드 장바구니
[논리 회로 실험]디지털 논리 회로 실험, 실습(기본 논리 게이트 - AND,OR,NOT,NAND,NOR,XOR,XNOR)

Verilog HDL 코드1-2 (a) 3입력 AND 게이트module AND(A, B, C, Z);input A, B, C;output Z;assign Z = A & B & C;1-2

리포트 | 5페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

다운로드 장바구니
[피아노 화성학] 피아노 코드표

피아노 코드표가 보기 좋게그림으로 되어있습니다.

리포트 | 4페이지 | 1,000원 | 등록일 2005.01.06

다운로드 장바구니
졸업논문_VHDL을 이용한 디지털 시계구현

으며, Verilog HDL은 광범위한 분야의 기술이 가능하나 VHDL보다는 기술능력이 높지 않은 것으로 평가되고 있다. ABEL_HDL은 VHDL보다 낮은 수준의 기술 언어라고 보 ... 고, Reconfigura 증가되면 godate에 1값을 보냄으로써 날짜를 증가시킨다.IV-2. Timeset 모듈소스분석[그림 IV-5. Timeset내의 t_mov동작 소스코드]Move button ... 의 동작 소스코드로써, time set mode에서 t_mov 입력시그널이 들어올 때마다 현재 state를 h1, h0, m1, m0, h1 순서로 돌아가면서 바뀐다.[그림 IV-6

논문 | 62페이지 | 4,000원 | 등록일 2010.12.21

다운로드 장바구니
DRAM SCHEDULER의 효율성 실험 설계

와 Scheduler를 Verilog를 이용하여 설계하였습니다. 두 종류의 비교할 수 있는 코드를 구현하였는데, 하나는 기본적인 프로토콜만 만족하는 First in First out(FIFO ... ■ 요약이 보고서는 Verilog를 이용한 DDR2 DRAM 컨트롤러와 memory access 순서를 바꾸어서 DRAM의 성능을 향상시키는 scheduler의 구현에 대해 다루 ... 는 조금 후에 output으로 데이터가 나오게 됩니다.[6]■ 제안 작품 소개그림 4-1 Verilog상에서 구현을 하였으며 DDR2RAM의 Open-row policy를 기반

논문 | 13페이지 | 3,000원 | 등록일 2014.04.18

다운로드 장바구니
VHDL-Pre lab - Decoder and Encoder!! (A+리포트 보장)

model coding 을 할 수 있다. 논리식대로 VHDL code로 표현하면 된다.Describe its input output signals이 8x3 encoder는 8개의 입력 ... 기 편리하도록 지정해주었다.Do a functional and timing simulationSimulation 하기 이전에 임의대로 Test bench code를 작성해 주 ... Q값 모두 logic high 상태가 된다. 이를 주의 해서 Dataflow model을 coding 해 보도록 하자.< 3x8 decoder Dataflow model>이

리포트 | 12페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니

이전10개 20 21 22 23 24 25 26 27 2829다음10개

파워링크

신청하기