"verilog코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 verilog 게임 FPGA verilog verilog 시계 FPGA adder

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog코드" 검색결과 421-440 / 575건

디지털회로실험 프로젝트(D-Day 계산 Calender)

. RTL veiwer를 이용한 순서도7. 소스코드 및 결과값 분석8. 분석 및 토의1. 설계 목표 및 조건Verilog를 통해 현재의 시간을 설정 가능한 달력을 설계한다. 동시 ... . RTL Vewier를 통한 순서도7. 소스코드 및 결과값과 분석.Clk_1moduleclk_1(clk, clk_1);outputreg clk_1;inputclk;reg[25:0] c

리포트 | 19페이지 | 5,000원 | 등록일 2014.05.03 | 수정일 2015.08.14

다운로드 장바구니
디지털회로설계(DE2보드 설계)

구현)3. Verilog 코드 설명- 분주기 설계50MHz -> 1MHz 분주기- 각종 Mode 설정Shift Mode, Bling Mode 설정상승 위치 Mode 설정- 반짝임

리포트 | 12페이지 | 1,500원 | 등록일 2015.12.12

다운로드 장바구니
FPGA를 이용한 IDCT의 co-emulation

은 Synthesize 할 IDCT_2D (Inverse Discrete Cosine Transform, 2 dimension) verilog code이다. 생략된 코드로 설명에 필요한 부분만 남겨두 ... verilog code>module IDCT_2D(clk,rst,start,in0,in1,in2,in3,idct_out0,idct_out1,idct_out2,idct_out3

리포트 | 11페이지 | 7,000원 | 등록일 2009.12.24

다운로드 장바구니
전기전자기초실험 Chapter 10 Flip-Flop andCounter DesignPre-report

·Flip-Flop and Counter Design① Use verilog HDL code to express Master/Slave J-K Flip-flopFlip-flop

리포트 | 5페이지 | 1,000원 | 등록일 2011.12.18

다운로드 장바구니
2016년 하반기 S-OIL 합격 자기소개서(전기전자)

과목의 Smart 신호등 설계 중 verilog 코딩이 잘못되어 수차례 오류가 나서 코딩을 잘하지 못하는 저는 포기하고자 했습니다. 하지만 맡은 일에 열정을 가지고 끈질기게 직접 ... 코드 책을 공부하고 수차례 시뮬레이션 한 결과, 어려운 프로젝트를 완벽하게 구현했습니다.둘째, 기술직 업무로서 기기 설비에 필요한 회로 설계의 지식을 탄탄히 다졌습니다. 학부 과정

자기소개서 | 2페이지 | 3,000원 | 등록일 2016.12.06

다운로드 장바구니
연세대 컴퓨터구조 이용석교수님 프로젝트

* Instruction format for R-format* ALUOp control bits and functions codes for add and subtract1.2 ... 1. F-D-E-W 구조의 4-stage MIPS architecture을 Verilog HDL을 이용하여 설계하시오.1.1 설계과정 및 Data 1.1.1 설계과정① 각각의 s

리포트 | 10페이지 | 2,000원 | 등록일 2011.06.24

다운로드 장바구니
[Flowrian] 파라메터 가변이 가능한 Carry Lookahead 덧셈기 회로의 Verilog 설계 및 시뮬레이션 검증

하여 설계함으로써 하나의 Verilog 코드로 다양한 비트폭의 덧셈기를 구현할 수 있도록 코딩되었다.- addcl : Carry Lookahead 덧셈기Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... 본 문서에서는 Carry Lookahead 덧셈기 모듈을 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.덧셈을 수행하는 데이터의 비트 폭을 매개변수 width로 표현

리포트 | 9페이지 | 1,500원 | 등록일 2011.10.17

다운로드 장바구니
[Flowrian] 문자 생성 광고 패널 회로의 Verilog 설계 및 시뮬레이션 검증

문자 생성 광고 패널 회로는 아래와 같은 모듈로 구성된다. Generic 이 붙은 이유는 Verilog 코드에 parameter를 도입하여 다양한 종류의 이진 카운터나 디코더 ... 를 모델링하는 것이 가능하다는 의미이다.bincounter : Generic 이진 카운터decoder : Generic 디코더adpanel : 광고 패널 회로Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

리포트 | 19페이지 | 2,000원 | 등록일 2011.12.23 | 수정일 2014.08.19

다운로드 장바구니
BCD to EXCESS-3 CODE CONVERTER

POST REPORTBCD to Excess-3 code converter자일링스의 '스파르탄-3A DSP Hyperlink "http://www.eetkorea.com ... /SEARCH/ART/FPGA.HTM" FPGA 에디션 2.0'NVIDIA8800GT와 연동되어사용되고 있는 Xilinx-ML555실험목적BCD코드를 EXCESS-3코드로 변환시켜본다. 첫 ... 번째 과제에서는 BCD코드를 입력하면 설정된 EXCESS-3 코드가 출력되도록 하며 두번째 과제에서는 클럭값을 넣고 밀리형식을 따라 EXCESS-3코드의 값을 받아온다. 각

리포트 | 10페이지 | 1,000원 | 등록일 2010.03.26

다운로드 장바구니
HDL - serial ADDER report

, sign, q);XOR게이트가 추가로 요구되어 진다.뺄셈가능한 코드 입 출력 포트는 입력 : rst, clk, load, Enshift, din, serialin, sig 출력 : dout이며, 기존의 과제에 부호를 나타내는 sig만 추가하면 된다.

리포트 | 8페이지 | 1,000원 | 등록일 2010.12.19

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)7주차예비

- Mealy Machine for the serial I/O code converter코딩(text)// mealy convertermodule mealy_converter ... Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential

리포트 | 17페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
[Flowrian] 래치와 플립플롭들의 Verilog 설계 및 시뮬레이션 검증

에서 래치와 플립플롭을 Verilog 언어로 모델링된 코드도 제공되고 있다.모든 모듈들은 Verilog 언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다.

리포트 | 37페이지 | 2,500원 | 등록일 2011.09.02

다운로드 장바구니
C 기반 ALU 설계. 컴퓨터구조 ALU 설계 과제

, 소스 작성 및 시뮬레이션 역할분담2 차 6/8 PM 02~04 주제 자료조사 / Tool 선정 / 연구 자료조사 : 중앙도서관 verilog 및 c 관련 검색 Tool 선정 ... 에 오히려 프로그래밍 하기 쉬운 편리한 언어로 평가되며 , 프로그램을 간결하게 쓰기 위하여 많은 연구를 한 언어이다 . C 언어의 기본 특징은 ASCII 코드 체계로 영문 소문자 ... 시간 Modelsim 으로 확인하려 했지만 , 에로사항 ( 소스 에러 ) 으로 실패참고문헌 ( Verilog_HDL 을 이용한 ) FPGA 설계 이론 및 실습 : Xilinx

리포트 | 33페이지 | 3,500원 | 등록일 2013.01.28

다운로드 장바구니
[Flowrian] BCD to 7-Segment Decoder/Driver (TTL 7447)의 Verilog 설계 및 시뮬레이션 검증

회로는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설꼐를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다._TTL 7447 회로

리포트 | 10페이지 | 1,000원 | 등록일 2012.05.07

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)7주차결과

하고 프로그램을 해줘 기기와 연결을 하고 구동한다.Ⅲ. 실험결과 (Results)1. SISO - Mealy Machine for the serial I/O code c ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential Backgrounds

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
[Flowrian] Add-Shift 방식 곱셈기의 Verilog 설계 및 시뮬레이션 검증

하였다. 시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다. ... 본 설계는 Add-Shift 방식 곱셈기의 구조에 따라 레지스터 전송수준에서 Verilog 언어로 설계한다. 논리회로도 구조에는 승수와 피승수를 저장하고 시프트 하기 위한 2개 ... 으로 구성된다.각 모듈들에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의하여 시뮬레이션으로 검증

리포트 | 23페이지 | 2,500원 | 등록일 2011.09.03

다운로드 장바구니
Hierarchical Combinational Design Using MSI Macros

the code with the ‘mux’ that I design from the design 1.// Verilog Codemodule mux2(a,b,c,d,e,f ... designed 7-segment with number from 0 to 9. When we wrote the code for the first time, we thought “1” is disrd. ... reating and simulating basic circuit modules (or macros) using Verilog, and designing a hierarchical

리포트 | 14페이지 | 1,000원 | 등록일 2012.02.11

다운로드 장바구니
[Flowrian] 최대공약수 계산기의 Verilog 설계 및 시뮬레이션 검증

하여 시뮬레이션으로 검증하였다. 시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다. ... 본 설계는 최대공약수 (GCD, Greatest Common Divisor)을 계산하는 모듈을 레지스터 전송수준과 구조수준의 두가지 방식으로 에서 Verilog 언어을 사용 ... 와 뺄셈기 등의 모듈들로 구성된다.각 모듈들에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의

리포트 | 28페이지 | 2,500원 | 등록일 2011.09.05

다운로드 장바구니
HDL을 사용한 디지털 클럭 코드

(1) 프로젝트 목표-디지털 시스템인 디지털 시계, 알람기, 스톱워치를 각각의 특성을 바르게 이해하고 Verilog HDL을 사용하여 설계한다.(2) 프로젝트 내용-디지털 시계 ... 로 Minute, Second, Millisecond를 갖추도록 설계(3) 프로젝트 추진 전략 및 방법·알람기, 스톱워치는 모두 시간의 흐름을 사용하여 동작한다. 따라서 Verilog ... , 알람을 포함하는 모듈이므로 (스톱워치, 알람이 실행된다는 전제하에) 스 톱워치, 알람 2가지 설계 코드를 불러오는 것을 목표로 한다.(4) 프로젝트 수행 결과· alarm_c

리포트 | 20페이지 | 2,500원 | 등록일 2013.01.20

다운로드 장바구니
decoder를 이용한 각종 시스템 구현

에서부터 제일 최하위 bit순서로 W, X, Y, Z로 표시한다.1. Verilog coding- 우선 BCD to Excess-3 code converter를 coding하기위해 ... 한 화면* 오류를 수정하기 위한 코드output [7:0]COM;assign COM=8'b11111110;- 위의 coding을 작성하지 않을 시 위의 첫 사진과 같이 COMBO ... 에 출력되게 된다.- 위의 값을 coding해 주었을 때의 결과사진- 입력을 BCD로 ‘0110’을 입력하면 10진수인 ‘6’이 출력이 된다.- 코드를 분석해 보면 COM이

리포트 | 7페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니

이전10개 17 18 19 20 212223 24 25 26 다음10개

파워링크

신청하기