"comparator verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 베릴로그 전전설2 alu 4bit 논리회로 verilog HDL

판매자 표지는 다운로드시 포함되지 않습니다.

"comparator verilog" 검색결과 21-40 / 45건

Verilog 및 Quartus II를 이용한 논리회로 설계 실습 2-예비,결과 보고서

-bit comparator의 진리표를 작성하고, 이를 바탕으로 3-bit comparator를 설계하시오.InputOutputABA = BA>BA 이 4-bit adder는 1 ... .-> 실험1과 실험2의 파형을 비교해 보았을 때, schematic으로 시뮬레이션한 waveform은 verilog로 시뮬레이션한 waveform보다 노이즈가 적게 나왔으나 회로 ... 지연시간이 schematic은 최고 21.5ns, verilog는 최고 17.1ns로 verilog가 지연시간이 확연히 작았다.3) 게이트수준(Gate-level) Verilog

리포트 | 9페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Application-Design-Ⅰ-7-segment and Piezo-Control

result나. Data analysis (compare results, reasons of error)5. Conclusion (결론)가. Summarize experiment ... ompare results, reasons of error)Inlab 1. 74LS193A counters with 7 segment : 이전의 실험에서는 synchronous reset ... 하는 I/O는 8개이다.제어되는 7-Segment의 숫자가 늘어날 수록 사용하는 I/O 수도 많이 늘어나기 때문에, 사용하는 7-Segment의 a, b, c, d, e, f, g

리포트 | 28페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
Sequential-Logic-Design-Ⅱ-FSM and Clocked-Counter

hypothesis and the result나. Data analysis (compare results, reasons of error)5. Conclusion (결론 ... 을 이용하여 설계해보았다. 또 이를 넘어서서 4-bit up counter, 더 나아가 8-bit up/down counter, 더 복잡한 연산을 포함하는 moore state ... 한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New Source...항목 선택한다.Verilog Test Fixture 선택하고 파일

리포트 | 25페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
Application-Design-Ⅱ-Text-LCD Control

. Discussion (토론)가. Check agreement between the hypothesis and the result나. Data analysis (compare ... 05학번의 마지막에 커서를 가져간 후 up버튼을 누름04에서 한번 업된 05출력→예상일치Data analysis (compare results, reasons of error ... 도록 하는 설계를 ISE 프로그램을 이용하여 설계해 본 후 이를 응용하여 cursorLCD를 설계해보았다. 커서를 움직여 위치를 표시하고 숫자를 조절할 수 있었다. 이를 통해 장비

리포트 | 27페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)4주차결과

1, AGB2, AGB3, ALB0, ALB1, ALB2, ALB3;reg EQ, AGB, ALB;comparator u1(A[0], B[0], EQ0, AGB0, ALB0);c ... omparator u2(A[1], B[1], EQ1, AGB1, ALB1);comparator u3(A[2], B[2], EQ2, AGB2, ALB2);comparator u4(A ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 가산기 구현의 응용인 감산기를 구현하고 또한 비교기를 구현한다.2. 배경 지식(Essential

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
Sequential-Logic-Design-Ⅰ-Flip-Flop, Register and SIPO

the result나. Data analysis (compare results, reasons of error)5. Conclusion (결론)가. Summarize ... 상태 in1만 누름resetn: 0, In0: 0, in1 : 1Rst내린 상태Data analysis (compare results, reasons of error)Inlab 1 ... 다.Verilog Test Fixture 선택하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건에 맞도록 수정한다.ISE

리포트 | 21페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
Combinational-Logic-Design-Ⅱ-Decoder, Encoder and Mux

the hypothesis and the result나. Data analysis (compare results, reasons of error)5. Conclusion (결론 ... 선택한 후 이름을 설정한다.위의 파일을 연 후에 핀 설정을 한다.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL ... = 10000110+4’b0011 = 10010111+4’b0011 = 10101000+4’b0011 = 10111001+4’b0011 = 1100Data analysis (c

리포트 | 19페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)4주차예비

. 1-bits Comparator를 설계하시오.코딩(text)// comparatormodule comparator (A, B, EQ, AGB, ALB);input A, B ... -bits Comparator를 설계코딩(text)// fourbit_comparatormodule fourbit_comparator (A, B, EQ, AGB, ALB);input [3 ... this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 가산기 구현의 응용인 감산기를 구현하고 또한 비교기를 구현한다.2. 배경 지식(Essential

리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) MUX, Decoder, Comparator 보고서

omparator 모듈의 전체적인 코드는 아래와 같다. - 4bit Comparatormodule comparator4 (a, b, eq, agb, alb);input [3:0] a ... Binary decoder는 2bit인 22개의 binary code를 입력으로 받아 4bit의 binary code 4개중에 1개로 출력하는 decoder인 것이다.2-to-4 ... 다.실제 Verilog코딩에서는 직접 회로소자를 연결하는 것이 아닌 case문을 사용하여 decoder를 구현하였다. case문을 사용하여 각 2bit입력이 00, 01, 10, 11

리포트 | 18페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 결과보고서

가. Check agreement between the hypothesis/simulation and the result 11나. Data analysis (compare results ... 이 끝나면, 시스템의 최적화 설계는 실제적으로 구현하는 게이트 수준이나 데이터 플로우 수준 모델링에서 고려한다. 행위 수준 모델링의 Verilog구조는 C프로그래밍 언어와 많은 면 ... analysis (compare results, reasons of error)4BIT FULL ADDER실험에서 B(1011)+D(1101)실험과 B(1011)+D(1101)

리포트 | 15페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
verilog를 이용한 FLD 설계와 Quartus 시뮬레이션

은 16비트 counter와 14비트 divider의 T플립플롭을 만들기 위해, 또 FLD의 comparator의 in_lock을 위한 feedback 회로에 사용된다.module D ... 가 이전 Binary와 현재 Gray code와의 XOR이라는 점이다.위 표를 Verilog code로 간단히 나타내면 다음과 같다.module gray_binary_converter ... 한지 아닌지를 판별하는 comparator이다.위에 나타나있는 그림에서 D플립플롭의 입력단과 출력 단이 comparator의 입력으로 들어가고 각각 입력 단을 cur, 출력 단

리포트 | 11페이지 | 1,000원 | 등록일 2006.09.29

다운로드 장바구니
전전컴설계실험2-11주차 결과

(Discussion)Data analysis (compare results, reasons of error)HB-Comb2에 결과값 Out Put을 LCD TEXT로 표현하는 실험을 하 ... (Conclusion)참고문헌(References)1.Introduction.(1)Purpose of this LabXilinx에서 Verilog Code를 이용하여 설계한 결과를 HB-Comb ... 를 증아닌지(S=0)를 결정한다.-Display ON/OFF control : 화면 표시를 ON/OFF 하거나(D), 커서를 ON/OFF하거나(C), 커서를 깜박이게 할 것인지(B

리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-6주차결과

(A=B)4.토론(Discussion)Data analysis (compare results, reasons of error)Xilinx Modeling으로 1-bit 전감산기 ... ), Hyperlink "http://terms.naver.com/entry.nhn?docId=815628" 피가수, 올림수(carry)를 표시하는 세 가지 입력을 Sum, Carry 두 ... 가지 출력으로서 출력하는 Hyperlink "http://terms.naver.com/entry.nhn?docId=857275" 전가산기는 Hyperlink "http

리포트 | 17페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
Combination Logic Circuit Design

donR gate.③ Compare the differences between decoder and multiplexer.->Question demand that compare ... the combination circuits that selects one among many inputs, and connects it to output. A particular ... input is chosen according to selected value. Generally, multiplexer hasinput values and n selecting

리포트 | 5페이지 | 1,500원 | 등록일 2012.11.27

다운로드 장바구니
전전컴설계실험2-10주차 결과

(Discussion)Data analysis (compare results, reasons of error)실험1과 실험2에서의 Error는 발생하지 않았다.1) Lab1 (Data ... (1)Procedure of Lab-Lab 1Design the 74LS193A counters 지난 실험 마지막 과제였던 72LS193A counter의 출력 값을 FND와 FND ... 에 Veliog 코드를 이용하여 4-bit up/Down counter With 7Segment 를 설계한다..2. 4-bit up/Down counter With 7Segment

리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
finite state machine design(결과)

Matrix③ Verilog Codemodule velocity_control (key, clk, acc, br, state);input key, clk, acc, br ... light controller① Waveform② Delay Matrix③ Verilog Codemodule traffic_control(clk, C, HL);input clk ... benefit compare to Mealy Machine. Noise can't influence to Moore Machine. and Influence of input is

리포트 | 14페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니
Verilog를 이용한 디지털 도어락 설계(Digital doorlock)

상태에러 상태 - 비밀번호 입력 3회 이상 오류시Verilog 코드module doorlock3(clk, rst, start_stop_key, lock_key, master_key ... _wait_en;reg key_1_en;reg key_2_en;reg key_3_en;reg key_4_en;reg key_5_en;reg [2:0] compare;reg [2:0 ... 입?출력 포트입력(Input)clk : 비밀번호 입력과 auto-lock 기능에 영향을 미침rst : 초기 상태로 돌아감lock_key : 문을 잠금master_key : 마스터

리포트 | 21페이지 | 2,000원 | 등록일 2010.07.15

다운로드 장바구니
digital clock design(결과)

실험 결과 보고서1. Experiment Result- Verilog Codemodule digital_clock(Clk, AP, Reset, H, M, S, H0, H1, M0 ... , NOR gate only with NOR gate, and verify it with oscilloscope. Then. compare delay between this and ... _oe2. Verilog Code AnalysisFirst of all, we have to declare input and output ports. Because each

리포트 | 10페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니
arithmetic circuit design(결과)

. Discussion① Survey the strength/weakness of carry look ahead method and compare it with the ... adder.? DSA : Dynamic Serial Adder→ It is too small compare to RCA? CLTA : Carry Look-ahead Tree ... is near to the MSB. So the largest delay occurs when the MSB is calculated. The verilog code is

리포트 | 10페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니
Design Timer & AHB Arbiter (임베디드 시스템) AMBA 구현

disableDataSet the time of interrupt occurringCountIncreased and compared with dataInterruptTell Data ... result.When timer enable by control signal then timer works by this way. Inserted data is compared with ... of Timer • • • • • • • • • • 3-4Basic actions of Timer • • • • • • • • • • 4I-c . Method of test

리포트 | 23페이지 | 3,000원 | 등록일 2009.05.23

다운로드 장바구니

이전10개 123 다음10개

파워링크

신청하기