• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(45)
  • 리포트(45)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

verilog 베릴로그 전전설2 alu 4bit 논리회로 verilog HDL
판매자 표지는 다운로드시 포함되지 않습니다.

"comparator verilog" 검색결과 41-45 / 45건

  • 자료 표지
    ADDER COMPARATOR
    .HTM" FPGA 에디션 2.0'NVIDIA8800GT와 연동되어사용되고 있는 Xilinx-ML555실험목적8비트 가산기와 비교기를 4비트 adder, comparator를 사용 ... POST REPORTAdder & Compartor자일링스의 '스파르탄-3A DSP Hyperlink "http://www.eetkorea.com/SEARCH/ART/FPGA ... 과 FUNTIONAL SIMULATION을 통해 결과값을 확인해본다.Xilinx ISE Webpack의 기능▶ VHDL 코드 합성Xilinx ISE는 유저가 코딩한 VHDL이나 Verilog
    리포트 | 21페이지 | 1,000원 | 등록일 2010.03.26
    다운로드 장바구니
  • 자료 표지
    4bit binary up/down counter
    propagation delay through gates are small compared to the propagation delay through many stages of ... Integrated Circuits Barry Wilkinson, Digital System Design Palnitkar,Samir, Verilog HDL http://www.st.c ... - References (HDL ⇒ attachment)*Structural Description State Diagram As can be seen, the next state 0 is
    리포트 | 10페이지 | 1,000원 | 등록일 2010.11.19
    다운로드 장바구니
  • 자료 표지
    실험 - Gate와 Flipflop을 이용한 comparator & counter & 7-segment 구현
    function을 구한다. 구현에는 Inverter와 2input & 3-input NAND 게이트만을 사용할 수 있다.2) BCD- to 7 segment display code c ... & asynchronous counter두 counter 모두 3bit의 input을 갖는다. Synchronous counter는 0-1-3-4-6-0-1-3-∙∙∙의 순서로 디자인 하고, 예의 ... 의 input 2,5,7의 경우도 고려한다. Asynchronous counter에는 0-1-2-3-4-5-6-7-0-1-2∙∙∙ 의 순서로 upward & ring counter
    리포트 | 21페이지 | 6,000원 | 등록일 2009.12.23
    다운로드 장바구니
  • 자료 표지
    전기전자기초실험 Arithmetic Circuit Design 결과보고서
    endendmodule// 모듈 종료- Report1. Survey the strength/weakness of carry look ahead method and compare it with ... and 4-bit adder/subtracter with verilog simulation and FPGA Kit. Based on what we've learned before ... , make ALU(Arithmetic calculation. Then verify this with simulation and FPGA Kit)- Procedure1. 4-bit
    리포트 | 13페이지 | 1,000원 | 등록일 2009.09.08
    다운로드 장바구니
  • 자료 표지
    Verilog 코드를 이용한 DashWatch 설계
    를 0으로 리셋시키고 타이머를 시작한다.STOP타이머를 정지시키고 STOP을 누른 후 가장 최근 경주 시간의 네 자리 숫자가 Segment 표시된다.CSS (compare & s ... 컴퓨터 구조설계 프로젝트Verilog 코드를 이용한 DashWatch 설계학 과:전자공학부학 번:200511392이름:문은혁Professor:박인갑 교수님제 출 일:2008 ... ,b,c,d,e, f,g를 가진다.led전원에 연결된 표시장치 led로 향하는 입력도 있다. 그것은 seg1과 seg2 사이에 소수점을 제공하고 전원 켬 표시기로도 동작한다.led
    리포트 | 14페이지 | 2,500원 | 등록일 2009.01.03
    다운로드 장바구니
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 12일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
9:58 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기