"Verilog 시뮬레이션"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 전전설2 디지털논리설계 HDL 및 실습 시립대 논리회로 verilog 동기 비동기 verilog 자판기 verilog 시계 Flowrian

판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog 시뮬레이션" 검색결과 361-380 / 416건

디지털 논리회로 실험, 부울법칙 및 드모르간, 글리치, 해저드, half/full adder 실험 예비 보고서

1. 실험목표① 부울 법칙에 대해 이해한다.② 드모르간의 정리에 대해 이해한다.③ 부울법칙과 드모르간의 정리를 Verilog를 이용해 시뮬레이션 한다.④ 글리치와 해저드의 개념 ... 00000100010010110110010011101001110111113. Verilog HDL 분석1) 부울 대수 Verilog 코드// 설계 모듈과 포트 연결module BOOL_LAW(A, B, C, D ... =T1|T2;endmodule4. 예비보고1) 드모르간의 정리를 Verilog 코드로 작성하시오.ⅰ. 드모르간 정리 Verilog 코드module DL(A, B, D1_1, D1_2

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
verilog로 구현한 혈압측정기

Verilog로 구현한 혈압측정기순서혈압기의 구성 혈압측정의 원리 혈압측정기의 작동원리 시뮬레이션 Verilog코드 분석혈압 측정기의 구성압력을 측정하는 압력계공기를 불어넣 ... 은 최고혈압으로 blood_low값은 최저혈압으로 출력bp_in120 100시뮬레이션(1)press_out: 가압대에 신호를 주어 압력을 높였다가 내려준다.sel: press ... 치를 출력시뮬레이션(2)300mmHg에서 압력을 차례로 풀어준다tb_pressureBp_shiftPressure(1)Pressure(2){nameOfApplication=Show}

리포트 | 11페이지 | 20,000원 | 등록일 2007.12.23 | 수정일 2014.05.14

다운로드 장바구니
COUNTER

를 설계해본다Xilinx ISE Webpack의 기능▶ VHDL 코드 합성Xilinx ISE는 유저가 코딩한 VHDL이나 Verilog 또는 SCH를 Netlist로 만드는 과정 ... ’라는 툴이다. 시뮬레이션으로 기능을 검증한 VHDL 모듈은 합성을 통해서 Xilinx FPGA의 라이브러리 셀로 구성된 Netlist로 변환되어야 한다.▶ UCF(User

리포트 | 11페이지 | 1,000원 | 등록일 2010.03.26

다운로드 장바구니
연세대 전기전자 기초실험 10. 플립플롭과 카운터 설계 실험 (예비보고서)

시뮬레이션 수행 ① Master/Slave J-K 플립플롭을 verilog HDL 코드로 표현하시오.Master/Slave J-K 플립플롭에 대한 verilog HDL 코드 ... ① 플립플롭의 동작원리 이해 ② 플립플롭을 이용한 쉬프트 레지스터의 동작원리 이해 ③ 다양한 종류의 카운터 동작원리 이해 ④ 플립플롭 및 카운터에 대한 verilog

리포트 | 6페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
연세대 전기전자 기초실험 8. 조합 회로 설계 실험 (예비보고서)

하고, verilog 시뮬레이션을 진행하여 FPGA Kit로 결과를 확인한다. 또한, 디지털 회로에서 숫자를 표시하기 위한 7-세그먼트 제어기의 동작 원리를 이해하고 verilog ... 멀티플렉서, 인코더/디코더의 verilog 시뮬레이션 수행및 FPGA Kit 실험 수행④ 7-세그먼트 제어기의 동작 원리를 이해⑤ 7-세그먼트 제어기의 verilog 시뮬레이션 및 ... 시뮬레이션을 진행하여 FPGA Kit로 결과를 확인한다.2. 개요① 멀티플렉서와 디멀티플렉서의 구조와 동작 원리 이해② 인코더와 디코더의 원리 및 구성 방법 이해③ 멀티플렉서/디

리포트 | 5페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
해밍코드 인코더 디코더 설계 및 성능 분석(hamming code encoder decoder performance analysis)

Simulink 공부통신공학 및 이론 공부시뮬레이션Verilog를 이용한 설계최종 보고서 작성2장. 2절. 세부 추진내용2장. 2절. 1 알고리즘 분석 (1~3주)잡음의 영향은 디 ... Rate). Verilog-HDL is used in order to understand the algorithm of error-correcting code.The ... m더를 Verilog-HDL를 이용하여 설계하였다.핵심주제어 : Hamming code, Verilog-HDL, Simulink1장. 작품과제 필요성실제적으로 사용되는 모든 채널

리포트 | 24페이지 | 100,000원 | 등록일 2009.12.06 | 수정일 2015.01.12

다운로드 장바구니
디지털 논리 실험, 기본 논리 게이트 결과 보고서

, 그림 1-4와 같이 Verilog HDL 코드로 작성하여 시뮬레이션을 통해 동작을 검증하시오.timescale 1ns/1psmodule tb_gate;reg AND_A, AND_B

리포트 | 6페이지 | 1,000원 | 등록일 2009.07.18

다운로드 장바구니
[프로세서 설계] 신호등 설계 verilog HDL 을 이용하 설계

Processor design - Design through Verilog HDL (traffic control system )- 과목 : 프로세서 설계 담당교 수 : 이용환 교 ... 화 ⅰ . Verilog Code ⅱ . Simulation result analysis ⅲ . ⅳ. ⅰ . 보완사항 ⅱ. 맺음말 A Table of Contents ... Specification ⅱ. 설계 제한 요소와 목표 -#1 Processor design 2009 HDL Code 를 사용함 ( Verilog Code 사용 ) - Xilinx ISE

리포트 | 33페이지 | 3,000원 | 등록일 2009.12.22

다운로드 장바구니
판매자 표지

[VHDL] Entity, Architecture, VHDL, Process문

로만 연결되어 있는 경우이다.2.Architecture사용자가 설계하고자 하는 시스템 내부의 동작을 세부적으로 정의하는 부분이다.시뮬레이션되는 모든 엔터티들은 아케텍쳐 서술문 부분 ... 을 이용하여 회로를 구성하였으나 지금은 일반적인 프로그래밍 개념을 접목한 HDL을 이용하는데 그 대표적인 것이 VHDL과 Verilog-HDL이다. HDL이란 이와 같이 동작특정 ... tatements)으로 구성 되어 있지만 HDL은순차구문 이외에 병렬구문(concurrent statements)과 타이밍 개념이 있는것이 차이점이다.② HDL의 종류1) Verilog

리포트 | 4페이지 | 1,500원 | 등록일 2009.05.04

다운로드 장바구니
BCD to EXCESS-3 CODE CONVERTER

ISE는 유저가 코딩한 VHDL이나 Verilog 또는 SCH를 Netlist로 만드는 과정을 수행하도록 지원한다. ISE는 기본적으로 XST라는 자체 합성툴을 사용하지만 조건 ... 에 따라서는 외부 합성툴을 사용하기도 하며 그 대표적인 것이 신플리서티에서 나온 ‘Synplify’라는 툴이다. 시뮬레이션으로 기능을 검증한 VHDL 모듈은 합성을 통해서 Xilinx

리포트 | 10페이지 | 1,000원 | 등록일 2010.03.26

다운로드 장바구니
DECODER

이나 Verilog 또는 SCH를 Netlist로 만드는 과정을 수행하도록 지원한다. ISE는 기본적으로 XST라는 자체 합성툴을 사용하지만 조건에 따라서는 외부 합성툴을 사용하기도 하며 그 ... 대표적인 것이 신플리서티에서 나온 ‘Synplify’라는 툴이다. 시뮬레이션으로 기능을 검증한 VHDL 모듈은 합성을 통해서 Xilinx FPGA의 라이브러리 셀로 구성

리포트 | 9페이지 | 1,000원 | 등록일 2010.03.26

다운로드 장바구니
DECODER, ENCODER

▶ VHDL 코드 합성Xilinx ISE는 유저가 코딩한 VHDL이나 Verilog 또는 SCH를 Netlist로 만드는 과정을 수행하도록 지원한다. ISE는 기본적으로 XST라는 자체 ... 합성툴을 사용하지만 조건에 따라서는 외부 합성툴을 사용하기도 하며 그 대표적인 것이 신플리서티에서 나온 ‘Synplify’라는 툴이다. 시뮬레이션으로 기능을 검증한 VHDL 모듈

리포트 | 13페이지 | 1,000원 | 등록일 2010.03.26

다운로드 장바구니
[전기전자기초실험] 연산 회로 설계 실험 결과보고서

하고 실제로 verilog시뮬레이션을 통해 실험해 보는 것이었다. 실험 중 Kit가 제대로 작동하지 않아 몇 번 바꿔야 하는 경우가 생겼고 그 과정에서 Programmer ... 학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년6) 실험과정 및 결과측정4비트 덧셈기/뺄셈기 verilog HDL 코드4비트 덧셈기/뺄셈기 Timing ... 비트 ALU verilog HDL 코드4비트 ALU Timing Analyzer- 4비트 ALU의 결과(논리연산)동작 제어 신호A=0101 / B=1010A=1110 / B

리포트 | 8페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
연세대 전기전자 기초실험 11. FSM(Finite state machine)설계 실험 (예비보고서)

④ FSM의 verilog 시뮬레이션 수행① 그림 11-3의 FSM을 보고 Behavioral model로 verilog HDL을 이용하여 구현하시오.module fsm_state ... 한 FSM 회로를 verilog HDL을 이용하여 구현한다.2. 개요① FSM의 구성 원리 이해② FSM의 상태 천이 동작 이해③ verilog HDL을 이용한 FSM 설계방법 이해 ... ;endendcaseendendendmodule② 그림 11-4의 FSM을 보고 Behavioral model로 verilog HDL을 이용하여 구현하시오.module chocolate (clk, in, out

리포트 | 6페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
HDL에 대한 조사

구조를 기술할 수 있으며 시뮬레이션을 통해 제대로 동작하는지 검증할 수 있다.반도체 기술의 향상으로 가격이 저렴하게 되어, 보다 큰 대규모 회로를 실현할 수 있게 되었다. 이런 ... 한 설계”는 한계가 있으므로, 보다 효율적인 설계 방법이 필요하게 되었다. 이 방법이 HDL로 설계하는 것이다.HDL의 종류에는 Verilog, VHDL, AHDL, JHDL, SFL ... 등 많은 종류가 있지만 실제로는 Verilog와 VHDL이 주로 사용된다. 특히 VHDL은 우수한 모델링 능력과 특정 기술이나 공정에 무관하게 사용할 수 있고, 회로의 문서화

리포트 | 3페이지 | 3,000원 | 등록일 2008.04.03 | 수정일 2017.03.21

다운로드 장바구니
ADDER COMPARATOR

과 FUNTIONAL SIMULATION을 통해 결과값을 확인해본다.Xilinx ISE Webpack의 기능▶ VHDL 코드 합성Xilinx ISE는 유저가 코딩한 VHDL이나 Verilog ... 것이 신플리서티에서 나온 ‘Synplify’라는 툴이다. 시뮬레이션으로 기능을 검증한 VHDL 모듈은 합성을 통해서 Xilinx FPGA의 라이브러리 셀로 구성된 Netlist

리포트 | 21페이지 | 1,000원 | 등록일 2010.03.26

다운로드 장바구니
신의손) 합격 한글 이력서

.11 한자 자격시험 2급 (대한 검정회)2013.10 Primavera Basic Training컴퓨터엑셀(상), Power Point(상), 한글(상), Verilog(중 ... 최종 프로젝트▶ 프로젝트 명 : 100원과 500원 주입 후 1500원 물건 출력을 위한 디지털 시스템 설계▶ 인 원 : 2명▶ 사 용 언 어 : HDL(verilog ... , Power Supply 등▶ 프로젝트소개: 1. 회로시뮬레이션 툴 사용법과 측정기기 사용법 숙지2. pn 접합다이오드, zener 다이오드, LED 동작특성의 이해와 다이오드응용

이력서 | 17페이지 | 무료 | 등록일 2014.08.20 | 수정일 2016.01.10

다운로드 장바구니
verilog k-map이용,유니버셜 게이트로만 구성한 전가산기

=(X?Y)Z+XY4.위의 식을 이용해서 논리도 설계먼저 XOR이용한것:유니버셜 게이트인 NAND 게이트로 바꾸어준다5.Verilog HDL로 설계하기소스:module full(A,B ... ,B);Endmodule6.Waveform editor로 시뮬레이션.위의 그림에서 A=0,B=1,C=0일때 S=1,C=0이 나옴을 볼수있다.A=1,B=1,C=0일때 S=0,C=1

리포트 | 4페이지 | 1,000원 | 등록일 2008.07.31

다운로드 장바구니
H264/AVC를 위한 디블록킹 필터의 효율적인 구조

구조와 데이터 패스 재구성 방식 사용 경계 5~28 필터링 시 매우 유용함page * / 31설계 검증 및 성능 분석 (1)동작 검증Verilog_HDL을 이용하여 RTL 설계 ... 픽셀 데이터필터링 후 픽셀 데이터page * / 31색차 성분에 대한 시뮬레이션 결과

리포트 | 30페이지 | 2,000원 | 등록일 2012.01.28

다운로드 장바구니
디지털 논리 실험, 산술 논리 회로 실험 예비 보고서

하여 시뮬레이션을 수행하고 FPGA를 이용하여 실제적으로 구현해 본다.Ⅱ. 기본이론개인용 컴퓨터의 가장 핵심이 되는 부분은 사용자의 요구에 의해 기능을 제어하는 CPU이다. 그리고 ... Logical Shift Right1111Reserved표 2. 동작 제어 신호에 따른 연산Ⅲ. Verilog HDL 코드 분석// 모듈 설정.module ALU(en, ctrl_s, in ... ;endcaseendmoduleⅣ. 예비보고사항(1) ALU를 Behavioral Model로 Verilog HDL을 사용하여 구현하시오.- 표 2의 제어신호에 따른 연산을 참조하여 그림 11-3에 있

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니

이전10개 12 13 14 15 16 17 181920 21 다음10개

파워링크

신청하기