"flip-flop회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리설계및실험 FPGA 카운터설계 쉬프터 레지스터 플립플롭의 기능 JK FLIP-FLOP 555 timer 순차 rs플립플롭 pspice

"flip-flop회로" 검색결과 281-300 / 958건

판매자 표지는 다운로드시 포함되지 않습니다.

[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

(Latch)와 플립플롭 (Flip-Flop)은 모두 상태 정보를 저장하는 디지털 회로이다. 래치는 레벨 트리거로 동작하고 플립플롭은 클럭의 엣지 (Edge)에서 동작한다.SR래치 ... 내에서 많이 사용된다. 입력이 High일 경우 Set, 입력이 Low일 경우 Reset이다.J-K Flip-Flop JK플립플롭 Timing diagramSR플립플롭의 문제점인 입력 S와 R에 동시에 High 입력을 허용하지 않는다. 이를 보완하기 위해 고안되었다. ... array (디지털 회로 반도체)- FPGA의 장점? 간편하게 설계한 로직을 반복적으로 이식할 수 있다? 빠르게 시장에 내다 팔 수 있다. (ASIC 대비)? ASIC은 한번 만드

리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[5주차] flip flop

에 판독하여 등록하는 동작,또는 그 회로.▶ Asynchronous(비동기) 상태이며, 입력에 의해 출력이 변화하는 기억소자이다.1-2. Flip-Flop▶ 2개의 안정 상태가 있을 때 ... Multiflex(Mux) 설계이 름 :실 습 조 : 7조실습날짜 :1. Purpose▶ Latch와 Flip-Flop의 차이점을 알고, VHDL을 이용해 간단한 Flip ... -Flop을 설계할 줄 안다.▶ D Flip-Flop의 간단한 작동원리와 구성요소에 대해 학습한다. 이때, 클럭의 상승에지를 학습하고, 클럭의 상승에지에서 클럭입력의 변화에 따라 D가 Q

리포트 | 17페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
A+ 디지털 시스템 실험 Latch & Flip-Flop <6주차 예비보고서>

하여 BCD Ripple Counter를 설계한다.기본지식1. SR Latch를 설계2. Flip-flop 회로Flip-flop 회로플립플롭이란 clock 신호에 의해 입력 신호에 의한 ... 출력을 얻을 수 있는 회로로 clock이 인가되기 전에는 이전 상태를 그대로 유지하는 기억 회로 이다.- RS Flip-flop 회로+ RS Latch 회로는 입력이 변화에 의해 ... 하는 동기 회로이다.- D Flip-flop 회로+ 플립플롭은 저장 장치로서 1비트 논리의 처리 및 저장이 가능하므로 입력 신호는 2단자를 갖지 않아도 된다.+ RS 플립플롭

리포트 | 3페이지 | 1,000원 | 등록일 2017.07.05

다운로드 장바구니
실험 6. Latch & Flip-Flop(결과)

실험 6. Latch & Flip-Flop1. 실험 의의-디코딩(decoding)과 인코딩(encoding)의 코드 변환 동작에 관해 실험하고 그 동작 원리를 이해한다.2. 실험 ... 과 8개의 아웃풋이 있다.74HC76은 PIN이 16개 있지만 이번 실험 J-K F/F에서는 9, 10, 11, 12 PIN을 쓰도록 한다.※Flip-Flop이 memory를 가지 ... 은 인풋이 0이기 때문에 무조건 정해져있다.←R-S Flip-Flop 결과표? 실험 2,3) D F/F(gate 이용, IC이용)D Flip-Flop은 R-S Flip-Flop과 인풋

리포트 | 8페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
판매자 표지

컴퓨터구조 계산기설계보고서

로부터의 데이터 선택742834bit Full Adder- 연산 동작 수행7476J-K Flip-Flop- 발생된 Carry 저장 및 SC7474D Flip-Flop- IR 입력 및 SC ... , subtract 연산Display[4]-IR: instruction register-C: carry out(*[]안에 숫자는 각 해당 bit를 의미한다.)2)제어 순서Timing ... 감산 연산을 한다.C,A←SA-SBT7halt된다.HALT;;3)블록도구성은 위 글과 마찬가지로 계산기의 구조는 크게 내부, 외부, ALU, Display 로 나뉜다. 내부

리포트 | 9페이지 | 1,500원 | 등록일 2020.01.01

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

Flip-Flop and Register, SIPOpost-lab reportFlip-Flop and Register, SIPOpost-lab report과목명전자전기컴퓨터설계 ... .2. Sequential Logic (03)2.3. Flip-Flop (03)2.4. Data Transfer (05)2.5. Serial Input Parallel Output ... 을 사용하는 많은 전자회로에 사용한다. 시계의 카운터 회로나 기타 복잡한 디지털 회로에는 필수적 요소이다.SETRESETQ11변화 없음01110000유효하지 않음[표 1] S-R 래치

리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
중앙대학교 실험 결과 보고서(카운터 설계)

과목명담당 교수학과학번실습일결과 보고서10.전자전설계실습 10.1-4 설계실습 방법(비동기식 4진 카운터 회로)CLK가 falling edge일 때 값이 변한다.값이 변하는 것 ... 의 결과를 검증사진과 함께 기술하라.(C) JK Flip flop을 하나 더 사용하여 16진 비동기 카운터를 설계하고 동작 검증사진과 함께 결과를 기술하라.=> 다른 조의 실험 ... 을 통해 확인1-4-2 리셋회로를 사용한 10진 비동기 카운터 설계(10진 카운터의 회로 모습)(A) 10진 카운터의 회로를 결선하고 회로 사진을 보여라.=> 다른 조의 실험을 통해

리포트 | 4페이지 | 1,000원 | 등록일 2020.01.13

다운로드 장바구니
실험23_계수기 회로_결과레포트

회로계수기는 JK flip-flop(이하 FF)의 toggle동작을 이용하여 입력되는 Clock의 수를 세는 디지털 회로이다.그림 23.1 2-bit 계수기계수기내의 JK FF ... 의 4배가 된다.이를 timing diagram으로 나타낸 것이 그림 23.2이다.그림 23,2 Clock과 출력 ,의 파형⑵ MOD-2{} ^{n} 계수기 회로의 구동 원리 ... 실험23. 계수기 회로실험일 : 2000 년 00 월 0 일제출일 : 2000 년 00 월 0 일학 과학 년분 반조학 번성 명전자전기공학부2▣ 결과보고서1. 실험이론⑴ 계수기

리포트 | 3페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
mon-n 카운터

기초전자회로설계 및 실험2예비보고서실험 제목: 10. Mod-n 카운터실험에 관련된 이론-동기 / 비동기 카운터: 카운터는 미리 정해진 순서대로 Flip-Flop의 출력이 변화 ... Mod-16 카운터 등의 특성과 내부 회로도를 확인하고 각 카운터들을 비교한다.-실험 전 예비보고서 준비할 때 JK Flip-Flop을 이용하여 Trailing Edge의 클락 ... 도 한다. 반면 동기 카운터는 모든 Flip-Flop의 클릭단자에 외부 클락을 동시에 공급한다. 비동기와 동기 카운터 무관하게 상태 변화는 Leading Edge와 Trailing

리포트 | 5페이지 | 1,000원 | 등록일 2017.11.11

다운로드 장바구니
[결과]실험5. Decoder & Encoder & 실험6. Latch & Flip-Flop

하여 D Flip-Flop을 구성해보고 각 각의 입력 D와 C에 따라서 출력이 어떻게 나타나는지를 관찰하는 실험이었다. D Flip-Flop의 회로는 R-S Flip-Flop의 회로 ... -2에서는 74HC76 IC를 이용하여 위의 회로대로 J, C, K 입력을 주고 Q와 Q’의 출력을 나타내도록 회로를 구성한다. J-K Flip-Flop의 경우 회로의 동작은 R ... 입력에 모두 1이 들어갈 때 불안정해지는 것을 막기 위하여 개선한 회로란 것을 알 수 있었다. 또한, 두 스위치가 모두 1로 입력되었을 때를 Toggle Flip-Flop이

리포트 | 7페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
실험6. 래치와 플립플롭(Latch & Flip-Flop) 예비보고서

: 김경수 김지승실험6. 래치와 플립플롭(Latch & Flip-Flop)실험 목적실험을 통해 여러 가지의 flip-flop(RS, D, JK) 회로를 구성하고 filp-flop ... 의 동작과 원리를 알아본다.2. 실험 이론(1) Latch와 Flip-Flop플립플롭 (flip-flop) 또는 래치(latch)는 1 비트의 정보를 보관, 유지할 수 있는 회로이 ... 를 으로 보내는 회로임을 알 수 있습니다. 그리고 회로를 GATE를 사용하지 않고 D Flip-Flop은IC칩으로만 간단하게 구성할 수도 있습니다. 물론 여전히 진리표는 동일할 것

리포트 | 11페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
디지털실험 - 실험 9. 플립플롭의 기능 예비

반대이다. 입력은 출력을 set(1 상태)시키는 기능과 reset(0 상태)시키는 기능을 갖는 2개의 단자로 구성된다. RS flip-flop은 RS latch회로로 구성 ... 웨어 레지스터 등을 구성하는데 사용된다. 플립플롭(flip-flop)은 1개의 bit 정보를 기억할 수 있는 기억 회로이다.플립플롭(flip-flop)은 외부에서 입력을 가하지 않 ... 의 동작을 이해한다.- 원 리1) R-S(Reset-Set) Latch와 RS Flip FlopRS flip-flop은 2개의 출력단자를 갖고 있으며, 이들 두 출력의 상태는 항상

리포트 | 15페이지 | 1,500원 | 등록일 2017.04.02

다운로드 장바구니
컴회로 과제 CH5

.JK filp-flop의 Characteristic equation은 Q(t+1) = K’Q(t) + JQ’(t) 이고, 현재 2개의 flip-flop이 회로에 존재하므로 이 ... 다.(a) JK flip-flop을 이용하여 회로를 구성하시오.위의 state diagram을 통해 state table을 작성해 보면 아래와 같다.Present stateXNext s ... )Flip flop inputsP N0000X0111X100X1111X0이를 바탕으로 PN flipflop의 input P,N에 대한 Q(t), D의 K-map을 각각 작성하면D01Q

리포트 | 10페이지 | 1,000원 | 등록일 2017.10.27

다운로드 장바구니
[기초전자회로실험2] "FPGA Board를 이용한 FSM 회로의 구현" 결과보고서

FPGA의 사용과 프로그램에 앞서 FPGA의 기능을 활용한 시뮬레이션를 기반으로 실험을 시작하였다. 실험에 앞서 2개 이상의 Flip-Flop으로 구성되어, 매 입력 펄스 ... (리플 카운터)의 차이를 구분하고 3bit Up-Counter를 여기표와 상태표를 기반으로 카르노 맵을 작성하고 부울식을 도출해 3bit Up-Counter의 회로를 구성해보 ... 았다.앞서 3bit Up-Counter를 설계하는 과정과 동일하게 4bit Up-Counter를 설계하고 이를 회로로 표현하고 회로의 구성 및 동작원리에 대해 먼저 알아본 이후 HDL

리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
JK flip-flops

JK flip-flopsA. 목적- JK flip-flops의 동작 및 특성을 살펴본다.B. 이론· 토글 : 토글이란 하나의 설정 값으로부터 다른 값으로 전환하는 것이다. 토글이 ... 라는 용어는 오직 두 가지 상태밖에는 없는 상황에서, 스위치를 한번 누르면 한 값이 되고, 다시 한번 누르면 다른 값으로 변하는 것을 의미한다.· 비동기식 JK flip ... FF① NOR gate(7402)로 RS latch(실험 3 그림 1)를 구성하여 그림 1과 같이 회로를 완성한다. 이 JK FF는 trailing edge(+5 V에서 0 V

리포트 | 3페이지 | 1,000원 | 등록일 2019.06.25

다운로드 장바구니
논리회로실험 예비보고서6

와 Q' 두 출력을 가진다. 출력은 각각 현재상태와 다음상태이다. 위의 두 회로의 차이점은 Clock pulse의 유무이다. Flip-Flop은 Latch에서 Clock pulse ... - D Flip-Flop: D Flip-Flop은 입력 D를 그대로 출력하는 회로이다. 이 회로는 입력된 내용과 동일한 상태가 되도록 하여 데이터의 일시적인 보관 시, 혹은 디지털 ... Flop에서 R과 S에 각각 1이 들어가면 결과값을 알 수 없었던 문제점을 보완한 회로이다. J-K Flip Flop에서는 J와 K가 각각 1일 때, toggle에서 값이 나온다.실험

리포트 | 11페이지 | 1,500원 | 등록일 2017.03.09

다운로드 장바구니
실험5 예비보고서

(preset과 clear 기능을 가지는 Flip-Flop)에 대하여 조금 첨부하였다.⑴ Sequential Circuit디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회 ... 실험 5. Latch & Flip-Flop (예비)1. 실험 목적여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 이론실험1부터 실험4까지는 조합회 ... 들을 실험하게 된다. 실험에 앞서 Seuential circuit에 대해서 알아보고 Flip-Flop의 근간을 이루는 Latch의 정의와 종류 그리고 그 동작방법에 대하여 조사

리포트 | 8페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
고려대 디지털시스템실험 (7주차 Sequential Circuit)

FlipFlop , JK FlipFlop을 재구성하였다.1. D Flip-Flop2. JK Flip-Flop3. UP/DOWN Counter4. Traffic Light (선택 ... 카운터의 카운트 순서가 순/역을 선택할 수 있는 input이 추가된 회로를 말한다.진리표는 다음과 같다.위의 State Diagram 에 DNUP이 1일 경우 역순으로 동작

리포트 | 6페이지 | 1,000원 | 등록일 2018.10.14

다운로드 장바구니
23장 계수기 회로 결과레포트

실험 23. 계수기 회로제출일 : 2015 년 12 월 4 일분 반학 번조성 명▣ 실험결과실험 1. JK flip-flop 토글 동작① 위 : Q, 아래 : CLK② 위 :bar ... 함을 알 수 있었다. 또한, Q와Q_{ 0}가 서로 값이 반대로 나오는 것으로 보아 토글 동작을 관찰할 수 있었다.두 번째 실험에서는 JK flip-flop을 이용한 계수기 회로 ... {Q}, 아래 : Q실험 2. MOD-4 계수기 동작① 위 :Q_{ 0}, 아래 : CLK② 위 :Q_{ 1}, 아래 :Q_{ 0}[ 고 찰 ]첫 번째 실험에서는 JK flip

리포트 | 3페이지 | 1,000원 | 등록일 2017.10.10

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서

의 신호로 동기화되지 않은 카운터T 플립플롭을 이용한 3비트 Up-카운터의 회로 및 타이밍 다이어그램은 아래와 같다. [그림 2] 에서 확인할 수 있듯 클럭 신호가 플립플롭을 거쳐 ... 들의 출력이 모두 1일 때에만 현재 플립플롭의 출력이 바뀜을 확인 할 수 있다. 따라서 T 플립플롭의 입력은 다음과 같이 정의할 수 있다.4비트 Up-카운터의 회로는 [그림 3]과 같이 ... 구현된다. [그림 4]의 타이밍 다이어그램에서 플립 플롭들의 모든 출력이 동시에 결정됨을 확인할 수 있다.[그림 3][그림 4]3. 사용 부품1) 74LS76JK flip

리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기