• 통합검색(958)
  • 리포트(919)
  • 시험자료(16)
  • 자기소개서(13)
  • 논문(8)
  • 방송통신대(2)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

논리설계및실험 FPGA 카운터설계 쉬프터 레지스터 플립플롭의 기능 JK FLIP-FLOP 555 timer 순차 rs플립플롭 pspice

"flip-flop회로" 검색결과 481-500 / 958건

판매자 표지는 다운로드시 포함되지 않습니다.
  • 자료 표지
    08각종 Latch와 플립플롭02 결과
    각종 Latch와 Flip-Flop 결과보고서1. 결과가. RS 래치를 구현하고 출력을 확인하여 다음의 표를 완성하라.입력출력RSQQ'LL유지유지LHLHHLHLHHXX[표 4-7 ... ] RS래치의 기능표R=H, S=L 가 들어간 상황나. 그림 4-9의 회로를 구성하고 출력을 확인하여 다음의 표를 완성하라.입력출력DCPCLRPRQQ ... 'HLLHLHLLHLHLLLHHHLLLHLHHHLLLHHHLHLHHLHHHLLHLHHHLLLHHHLLLHLHHHLLLHH[표 4-8] 그림 4-9 회로의 기능표D=H, CP=H, CLR=L, PR=H 가 들어간
    리포트 | 2페이지 | 1,000원 | 등록일 2012.11.06
    다운로드 장바구니
  • 자료 표지
    08각종 Latch와 플립플롭02 예비
    각종 Latch 와 Flip-Flop1. 목적가. 기억소자의 기본 원리를 이해한다.나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이 ... 들 의 기본 동작, 회로 구성 및 기능표를 이해한다.2. 이론다. JK 플립플롭(JK Flip-Flop)JK 플립플롭은 플립플롭을 개선한 것으로 RS 플립플롭에서 R='H', S ... 출력 Q와 Q' 의 동작을 그림 4-6(c)에 기능표로 나타내었다.라. T 플립플롭(T Flip-Flop)T 플립플롭은 Roggling(반전) 플립플롭의 약자로 입력 T 단자와 출력
    리포트 | 4페이지 | 1,000원 | 등록일 2012.11.06
    다운로드 장바구니
  • 자료 표지
    06 논리회로설계실험 예비보고서(순차회로)
    +1)0xQ(T) 불변100111 D 래치 진리표(2) Flip-Flop클럭 입력을 갖는 2진 기억소자로 순차 회로의 기본요소이다. 래치와는 클럭을 갖는다는 점에서차이가 있다. 플립 ... 및 귀환 요소가 있어 플립플롭과 유사하지만 clock 입력이 없어 비동기식 순서논리회로이다.종류는 S-R래치와 D래치가 있다.- SR 래치S(set) 및 R(reset)으로 된 ... 논리회로설계 실험 예비보고서 #6실험 6. 순차회로 설계1. 실험 목표래치와 플립플롭에 대해 이해한다. 각 각 어떤 종류의 래치와 플립플롭이 있는지 알아본다.JK 플립플롭
    리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 실험8 예비보고서
    ), 오실로스코프, BNC 프루프 2개 , 멀티미터LED ? 10EA, 저항 - 330OMEGA -10EA74HC76 (DUAL J-K Flip Flop with Preset and ... -HHHLHL---HHHH{bar{Q}} nQnTOGGLEHHXXQn{bar{Q}} nNO CHANGE☞ Dual J-K Flip-Flops with Preset and Clear ... 동기식 Counter① J-K F/F을 통한 2단의 2진 값을 AND 게이트를 이용하여 확인② 4개의 출력이 가능하므로 AND 게이트를 4개를 사용③ 위와 같은 회로를 구성
    리포트 | 9페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02
    다운로드 장바구니
  • 자료 표지
    논리회로 자판기 제작 최종 보고서
    0000000111010110111010001101001100011111반감산기를 이용한 전감산기· Register여러 개의 flip-flop으로 구성되며 자료의 기억용으로 사용된다.flip-flop이 trigger되는 방식은 level ... 되는 flip-flop을 latch라고 하고, 클럭 펄스에 의해서 edge trigger(master slave 방식도 edge trigger임)되는 것을 flip-flop이라 한다 ... .latch는 level trigger 되므로 펄스의 폭이 넓다고 가정할 때 펄스 후반에 입력의 변화가 있으면 다시 출력에 영향을 미치게 되지만 flip-flop은 edge
    리포트 | 10페이지 | 1,500원 | 등록일 2012.02.29
    다운로드 장바구니
  • 자료 표지
    디지털 시계 실제로 구현하기
    76 (Dual J-K Flip Flops) : 1개▶ 74HC32 (Quad 2-input OR gates) : 3개▶ 74HC08 (Quad 2-input AND gates ... 로 통해 모든 기능을 구현한 후, 잘 작동이 되는 것을 확인한 후, 실제 하드웨어를 구성하였습니다.▲ 전체 멀티심 회로2. 사용한 부품 목록▶ 7-segment : 4개▶ 74LS ... 하였습니다. 이로써 PM의 출력이 나올 때만 가산기의 값이 AND gate를 통과할 수 있었습니다.마. 알람부알람부의 멀티심 상의 회로도는 위와 같습니다. 2-INPUT AND gate
    리포트 | 12페이지 | 20,000원 | 등록일 2016.05.20 | 수정일 2021.05.30
    다운로드 장바구니
  • 자료 표지
    [디지털시스템실험(Verilog)] General Purpose Register File(Register) 결과보고서
    에, 먼저 D flip-flop의 회로도를 확인해 보면 다음과 같다.이는 위에서 설계한 clock이 존재하는 SR Latch만으로 구현하기에는 무리가 있다. 회로의 형식이 일치하지 않 ... 는 왼쪽과 같다.이러한 형태의 SR Latch 3개를 사용하면, 위의 회로도와 일치하는 D flip-flop을 구현할 수 있다.그런데 D flip-flop의 회로도를 확인해 보 ... - Register실험목표① NAND게이트를 사용하여 SR Latch를 설계한다.② D Flip-Flop을 설계한다.③ D Flip-Flop을 사용하여 2-read port / 2
    리포트 | 6페이지 | 2,000원 | 등록일 2011.10.05
    다운로드 장바구니
  • 자료 표지
    디지털실험 10 예비 4-Phase clock
    한다. 7404 inverter, 7476 JK flip-flop. 74139 1-4 decoder는 앞의 실험에서 사용된 소자들이다. 이 세 개의 IC는 4개의 클럭파형 Φ1 ... 디지털 실험 예비보고서실험 10. 4-Phase clock실험 목적1. 비중첩 클럭펄스를 발생시키기 위해 ‘139의 사용법을 익힌다.2. ‘139를 사용하여 발생된 클럭파형 ... 의 이상여부를 확인한다.이론다위상클럭은 여러 주기 혹은 동일 주기의 클럭신호가 서로 다른 위상으로 중첩 혹은 비중첩으로 구성한다. 특히 다중상클럭은 신호의 발생이 어렵지만 회로를 제어
    리포트 | 4페이지 | 1,000원 | 등록일 2014.09.30
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)6주차예비
    PreliminaryReport주 제: Lab#06 Sequential_Logic_Design_Ⅰ@ Flip-Flop, Register and SIPO지도교수 : 신 창 환 교 ... 되어있다.나. SR래치(LATCH)도식(with nor gate)진리표순차회로의 대표적인 예로 결과값이 입력에 영향을 미치고 있다. 래치는 1-bit의 기억소자로 순차회로의 가장 기초 ... Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential
    리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    순차회로 설계 - FSM 결과보고서
    tering 현상을 D flip-flop을 사용하여 문제점을 해결하였다.(4) 소스 코드 - 무어 머신- State Diagram을 case ~ when ~ end case 구문을 이용 ... 과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - FSM담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 29논리 ... 회로설계 실험 결과보고서 #9실험 9. 순차회로 설계 - FSM1. 실험 목표- FSM의 의미와 그 종류인 Mealy, Moore machine에 대하여 알고, 그 작동법을 이해
    리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25
    다운로드 장바구니
  • 자료 표지
    논리결과-8-Counter
    Flip Flop을 통한 2단의 2진 값을 AND 게이트를 이용하여 확인한다.InputOutputBA0*************0010110001실험 2. 3진 Counter ... - 동기식 Counter실험 방법 : J-K Flip Flop을 통한 3진 값을 AND 게이트를 이용하여 확인InputOutputBA001000101010001실험 3-1. 7-s ... 를 통해서 BCD Counter를 알아보는 실험이었다. 실험 3-1은 회로를 구성한 후에 2, 3번 핀의 입력을 High로 하면 다이오드에 불이 0000(0)~1001(9)까지 알
    리포트 | 4페이지 | 1,000원 | 등록일 2012.12.23
    다운로드 장바구니
  • 자료 표지
    73진 엔진 카운터
    에는 CLK이 들어오지만 나머지 flip-flop 에는 다른 flip-flop의 출력이 CLK으로 들어가게 된다. 이로써 회로는 간단해 질지도 모르나 지연이 연속적으로 나타나게 된다. 동기 ... 방법과 동작원리를 응용하여 다른 설계도 할 수 있을 것이다.2. 설계 시 유의사항1) 비동기식은 CLK 에 같은 CLK이 들어오지 않는 경우이다. 하나의 flip-flop ... 식은 위의 방식과는 다르게 동일한 CLK이 들어가게 되는 회로이다.2) 7-Segment에 저항을 거치지 않고 5V의 전압을 주었을 경우 7-Segment가 타버릴 수가 있
    리포트 | 6페이지 | 3,500원 | 등록일 2012.10.30
    다운로드 장바구니
  • 자료 표지
    전전자실험 예비 Report(전,반가산기,플립플롭)
    전가산기 회로도논리식으로는 Carry = (A + B)Z + AB , Sum = A + B + Z 로 나타낼 수 있다.1. Flip ? Flop 이란?1) 2개의 안정 상태가 있 ... . Flip ? Flop 의 종류1) RS 플립플롭기본 플립플롭으로 S와 R선의 입력을 조절하여 임의의 비트값을 그대로 유지시키거나 무조건 0 또는 1의값을 기억시키기 위해 사용 ... 1. 반가산기 란?1) 가산기의 한 종류로서 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위해 사용되는 논리 회로 중 하나로반 덧셈기 라고도 한다.반가산기는 2개의 2진수 A와 B
    리포트 | 3페이지 | 1,000원 | 등록일 2012.11.12
    다운로드 장바구니
  • 자료 표지
    디지털 회로 설계 프로젝트 vending machine (자판기)
    , adder, register, d flip-flop, logic gates 등의 기능을 이용해 음료수 자판기의 동작을 combinational circuit으로 설계, 구현 ... Q1 Q0에 각각 d flip-flop 한 개씩을 쓰기 위한 transition equation을 만들 수 있다. 다섯 개의 입력이 모두 없는 경우(모든 input이 0)를 all ... . block diagrame. 전체 회로도f. simulation resultsg. 제작 결과 및 검토사항a. 설계 목표그 동안 학습한 comparator, multiplexer
    리포트 | 7페이지 | 2,000원 | 등록일 2013.01.02 | 수정일 2021.01.31
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)7주차결과
    PostReport주 제: Lab#07 Sequential_Logic_Design_Ⅱ@ Flip-Flop, Register and SIPO지도교수 : 신 창 환 교수님실험조교 ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential Backgrounds ... for this Lab)가. 스테이트 머신외부의 입력과 시스템 clock에 의해서 state가 바뀌게 되고 state에 의존하여 출력값이 결정되는 회로를 의미한다.나. State
    리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)7주차예비
    PreliminaryReport주 제: Lab#07 Sequential_Logic_Design_Ⅱ@ Flip-Flop, Register and SIPO지도교수 : 신 창 환 교 ... Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... Backgrounds for this Lab)가. 스테이트 머신외부의 입력과 시스템 clock에 의해서 state가 바뀌게 되고 state에 의존하여 출력값이 결정되는 회로를 의미한다.나
    리포트 | 17페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    플립플롭이란?
    의 기억장치와 조합한 형태로 사용되는 것이 많다.③ 플립플롭의 종류- RS Flip-Flop제어 하는 곳에 주로 사용되어진다. R은 Reset의 의미이며, S는 Set의 의미다. 클럭 ... 없다. 따라서 사용하지 않도록 한다.RS 플립플롭의 내부 회로도다. NAND 게이트 4개를 이용하여 구성되어 있다.- D Flip-FlopRS의 플립플롭의 문제점인 입력 S와 R ... ①플립플롭이란?플립플롭은 1비트의 정보를 보관유지할 수 있는 회로이며 순차 회로의 기본 구성요소이다. 컴퓨터의 주기억장치나 CPU캐시, 레지스터를 구성하는 기본 회로중 하나이
    리포트 | 4페이지 | 1,500원 | 등록일 2012.09.21
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)6주차결과
    PostReport주 제: Lab#06 Sequential_Logic_Design_Ⅰ@ Flip-Flop, Register and SIPO지도교수 : 신 창 환 교수님실험조교 ... 래치(LATCH)도식(with nor gate)진리표순차회로의 대표적인 예로 결과값이 입력에 영향을 미치고 있다. 래치는 1-bit의 기억소자로 순차회로의 가장 기초적인 소자이 ... 을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용
    리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    순차회로 설계 결과보고서
    결과보고서 #6실험 6. 순차회로 설계1. 실험 목표- 순차회로의 기본요소인 Latch와 Flip-Flop에 대하여 알아보고, 이를 응용한 레지스터의 작동 방식에 대해서도 이해 ... 과 목 : 논리회로설계실험과 제 명 : 순차회로 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 8논리회로설계 실험 ... 를 한다.2. 실험 결과- 실험 1. JK F/F(1) 소스 코드JK F/F 진리표- 진리표를 참고하여서 rising edge의 clock이 걸릴 때마다 Q(t+1)이 출력되도록 설계
    리포트 | 9페이지 | 1,000원 | 등록일 2014.07.25
    다운로드 장바구니
  • 자료 표지
    디지털시계 Term Project
    디지털논리회로실험 Term Project디지털 시계전자공학과금요일 5조- 목 차-1.개 요2.Block diagram3.회로 및 Simulation 결과4.제작 결과 및 검토사항 ... 로 변환하는부분(7449 symbol 활용) 3)10단위와 1단위의 분을 조절할 수 있는 시간 조절 부분(D flip flop활용) 4) 시간을 표시하는 부분(Johnson ... MAXPLUS2를 이용,회로를 구현하여 전송후 실험 KIT에 구현해 본 결과, 의도한대로 디지털 시계를 구현할 있었다. 처음 회로를 구상하였을 때, 시간조절장치를 누르는 형태의 SW0
    리포트 | 4페이지 | 1,000원 | 등록일 2013.01.02 | 수정일 2019.05.01
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 06월 09일 월요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
4:31 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기