"flip-flop회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리설계및실험 FPGA 카운터설계 쉬프터 레지스터 플립플롭의 기능 JK FLIP-FLOP 555 timer 순차 rs플립플롭 pspice

"flip-flop회로" 검색결과 241-260 / 958건

판매자 표지는 다운로드시 포함되지 않습니다.

판매자 표지

서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display

.-4-digit 4-segment display의 구동원리를 이해하고 활용을 위한 회로를 설계한다.이론2-1. Shift registersshift register는 flip ... 디지털논리회로실험 8주차 실험 보고서목적-Shift registers의 구조와 동작원리를 이해한다.-Multiplier 설계를 통해 shift register의 활용방법을 익힌다 ... -flop 여러 개를 합쳐 놓은 소자로, clock의 한 주기가 지날때마다 연결되어있는 register의 data가 한 bit씩 이동하는 소자이다. 데이터의 입출력 방식이 serial

리포트 | 33페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

한 것이 flip-flop이 된다.Encoder외부에서 들어오는 임의의 신호를 부호화된 신호로 변환하는 기능을 한다. 2^n가지의 입력신호들로부터 N비트의 출력신호를 만든다.(3 ... 입력의 상태가 바로 반영된다.간단한 set-reset 래치- SR NOR 래치SR 래치는 가장 간단한 순차회로이다. S(set)은 출력을 1, R(reset)은 출력을 0으로 설정 ... 을 활용한 방법3:8 decoder by ifTest benchSimulation 결과Pin 연결(5) Lab 5- 2비트 2:1 MUX 회로를 case 문을 사용하여 설계하시오

리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 8주차

원리를 이해한다.-shift register를 활용하여 multiplier를 구성한다.3. 이론1) shift register개별적인 flip-flop들의 연결에 의해 구성되는 s ... 를 회로를 구성하였다. D-FF은 CLOCK 신호가 들어올 때 D에 있는 입력이 바로 Q 출력으로 나오는데, 이에 따라 만약 DIP_SW0가 HIGH인 상태에서 CLOCK이 들어왔 ... 다면 Q에 1이 출력되게 된다. 나머지 세개의 D-FF 역시 같은 구조를 하고 있기 때문에 이는 사진 1의 회로와 같은 기능을 한다고 볼 수 있다. 실제 실험 결과 상으로도 같

리포트 | 20페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
디지털 논리회로 Xilinx와 key, dot matrix를 활용한 패턴 저장, 표출

RLED 는 dot matrix 의 상 하 shift 에 관련되어 있다. C 는 clock 으로, clock 이 riging edge 일 때 작동하므로 clock 입력에 D flip ... 디지털 논리회로 실험 학기말 프로젝트1. 설계 목적학기 중에 다룬 기본기술(combinational circuits, sequential circuits, shift ... 위한 회로를 설계한다.Step4 설계 : Dot matrix 를 이용하여 임의의 pattern 을 편집/표시할 수 있는 기능을 구현. Key matrix 에 상/하/좌/우/선택/취소

리포트 | 17페이지 | 2,000원 | 등록일 2020.12.03

다운로드 장바구니
아주대학교 논리회로실험 / 8번 실험 Counter 결과보고서

니 명확하게 0부터 9까지의 10진수가 나타남 또한 확인할 수 있었다.3. 고찰본 실험은 플립플롭(Flip-Flop)의 응용인 카운터(Counter)의 작동원리를 이해하고, 동작 ... 에서는 J-K 플립플롭을 2단으로 연결하고 이에 클럭 신호를 연결하여 비동기식 2단 2진 Counter를 구성한다. 회로는 74HC76 칩과 74HC08 칩을 사용한다. 앞선 6번 ... 핀으로 입력한다.9. 507 소자의 진리표에 맞춰 나머지 회로를 구성하고 7-Segment의 출력을 확인한다.※ 330옴 저항의 개수가 부족하여 일부 1K옴을 사용했습니다.이

리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

할 수 있는 게이트의 용량은 CPLD 보다는 많다는 장점을 가지고 있다. 또한 FPGA의 구조는 많은 플립플롭(Flip-Flop)을 사용하는 순차 회로나 대용량이 필요한 곳에 적합 ... 다. 일반적으로 Xilinx ISE를 이용해 FPGA를 설계하는 과정은 다음과 같다.2) 본 실험에서 사용되는 논리회로(1) AND gateAND 게이트- 논리곱을 구현하는 기본 ... 때 [Cout, Sum] = 100005. 예상 결과-본 실험은 Xilinx ISE프로그램을 이용하여 논리회로를 구현하는 실험이다. 따라서 결과는 복잡한 실험계산이 아닌 비교

리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
아주대학교 논리회로실험 / 9번 실험 RAM 결과보고서

가 나타났다. RAM 회로는 읽기 쓰기 기능을 수행했고, 전원의 소실과 함께 데이터 또한 사라졌다.3. 고찰본 실험은 플립플롭(Flip-Flop)의 응용인 RAM의 작동원리를 이해 ... 9번 실험 결과 보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 9. RAM1. 실험 과정 및 결과 분석1번 실험1번 실험 회로 결선도1번 실험 스 ... 에 0이 저장 후 출력된다.A에 1이 저장 후 출력된다.B에 0이 저장 후 출력된다.B에 1이 저장 후 출력된다.실험 1에서는 여러 소자를 이용하여 2Bit RAM 회로를 구성하고 그

리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
[디지털공학개론]기본 플립플롭들 회로도 진리표 여기표 Preset 입력과 Clear입력 비동기식 J-K 플립플롭의 회로도 멀티바이브레이터의 종류특성

Jordon Circuits 또는 Scale-of-2 Toggle Circuits 또는 Binary라고도하며 일반적으로 Flip-Flops로 불리며 순차 디지털 시스템의 기본 빌딩 ... 디지털공학개론1. 기본 플립플롭들의 회로도, 진리표, 여기표를 작성 하시오.2. Preset 입력과 Clear 입력에 있는 비동기식 J-K 플립플롭의 회로도를 작성 하시오.3 ... 때 주로 사용된다. 예를 들어 그림 7-12에 나타낸 JK 플립플롭의 상태를 초기에 Q=0으로 만든 다음, 동기식 입력 J와 K의 값에 따른 기능을 수행하도록 회로를 만들

리포트 | 9페이지 | 9,000원 | 등록일 2021.05.07

다운로드 장바구니
서울시립대 전전설2 Lab-02 결과리포트 (2020 최신)

을 바꿔 나타난 것이 FPGA이다. AND/OR Gate의 조합 논리로 이루어진 CPLD와 달리 FPGA는 LUT(Look up table)와 D Flip-Flop으로 이루어진 기본 ... )와 FPGA가 있다. Full custom IC는 기본적으로 대량생산에 특화된 IC로 단가가 경제적이다. 집적도가 우수하고 고성능이며 회로의 KNOW-HOW에 대한 기밀 유지 ... 전자전기컴퓨터설계실험Ⅱ결과리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.191. 실험목적Xilinx ISE Design

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)

이다. AND/OR Gate의 조합 논리로 이루어진 CPLD와 달리 FPGA는 LUT(Look up table)와 D Flip-Flop으로 이루어진 기본 셀의 집합으로 이루어져있 ... )와 FPGA가 있다. Full custom IC는 기본적으로 대량생산에 특화된 IC로 단가가 경제적이다. 집적도가 우수하고 고성능이며 회로의 KNOW-HOW에 대한 기밀 유지 ... 전자전기컴퓨터설계실험Ⅱ예비리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.131. 실험목적Xilinx ISE Design

리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
[대림산업]합격 자기소개서(전기전자전공)

과목에서는 flip-flop IC소자를 이용한 논리 회로도 작성이나 학생들로 하여금 회로도를 보고 실제 작품을 완성해 보게 하는 데 목적을 둔 것 같았습니다. 평가에서도 작품이 동작 ... 대림산업 합격 자소서1-1. 본인이 선정한 목표는 무엇이었으며, 목표를 세운 기준이나 근거는 무엇입니까?전기전자기초실험이라는 2학년 과목이 있었습니다. 통과 과제로 디지털 시계 ... 를 만들 것을 요구하였고, 도서관에서 책을 찾아보고 인터넷을 검색해 보니 쉽게 회로도를 구해 제작하여 과제를 완수할 수 있었습니다.하지만, 찾아낸 자료가 제한적이고 다른 학생

자기소개서 | 7페이지 | 3,000원 | 등록일 2021.02.15 | 수정일 2021.02.24

다운로드 장바구니
정보처리기사요약(2.전자계산기구조)

로 구성)※ mask ROM, PROM, EPROM, EEPROM, PLA 등의 종류가 있다.6. 플립플롭(Flip-Flop)― 1 비트 기억소자로서 외부의 입력에 따라 신호를 전달 ... 전자계산기구조제1장 논리회로정보처리기사 - 2. 전자계산기구조제 1 장 논리회로(Logic Circuit)― 2진 정보를 기반으로 AND, OR, NOT 등과 같은 논리 연산 ... 에 따라 동작을 수행하는 논리소자들을 사용하여 구성된 전자회로.1. 논리회로의 분류1) 조합논리회로(Combinational logic circuit)― 회로의 출력 값이 입력 값

시험자료 | 16페이지 | 3,500원 | 등록일 2021.05.24

다운로드 장바구니
컴퓨터활용능력 컴퓨터일반 2022 개정

하는 레지스터레지스터(Register)레지스터는 비트 하나를 저장할 수 있는 플립플롭(flip-flop)의 모임으로, 중앙 처리 장치 내에 있는 소규모의 임시기억장소이다. 레지스터의 크기 ... Processing) - 다중 프로그래밍(Multi - Programming) - 실시간 처리(RealTime Processing) - 시분할 처리(Time Sharing) ... - 분산 처리(Distributed Processing) - 다중 처리 시스템(Multi - Processing) 순으로 이루어졌다.일괄 처리 : 일정한 기간 동안 모은 데이터를 한 번

시험자료 | 39페이지 | 3,000원 | 등록일 2022.01.31

다운로드 장바구니
유한체 GF(2m)상의 셀 배열 병렬 승산기의 설계 (A Design of Cellular Array Parallel Multiplier on Finite Fields GF(2m))

onstructed by XOR gates and D flip-flops. This multiplier is simulated by clock period 1㎲ using ... PSpice. The proposed multiplier is designed by 24 AND gates, 32 XOR gates and 4 D flip-flops when degree ... gates respectively, and not use D flip-flop. The operating time of MULOP in the presented multiplier

논문 | 10페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
flip flop 레포트

REPORT제목 : latch 회로수강과목 : 기초전자실험21.실험목적-flip flop회로의 동작원리에 대해 이해하고 실험을 통해 확인한다.2.실험 배경 이론S-R flip ... flopS-R 래치회로와 동일한 논리회로*edge triggered S-R flip flop : 에지트리거에 의해 동작하는 SR flip flopD Filp Flop*S-R 래치 ... 회로에서 S=R=1 인 상태의 동작이 불안하므로 이를 해결하기 위한 회로의 하나로 사용*D의 상태는 CP에 의해 동기되어 그대로 출력됨J-K Flip Flop*S-R 래치 회로

리포트 | 7페이지 | 1,000원 | 등록일 2018.11.02 | 수정일 2020.01.22

다운로드 장바구니
디지털 데이터 슬라이서가 집적된 900 MHz 대역의 RFID 수신단 (A 900 MHz RFID Receiver with an Integrated Digital Data Slicer)

low-pass-filter, a comparator, D flip-flops, as well as an oscillatorto provide the clock for ... 본 논문에서는 0.11μm CMOS 공정을 이용한 900 MHz 대역의 RFID 통신 수신단을 제안한다. 본 RFID 수신단은 포락선 검출기와 저역 통과 필터, 비교기와 D-플립 ... 의 아날로그 데이터슬라이서가 아닌 디지털 데이터 슬라이서를 사용함으로써 전력 소모를 줄였다. 클록의 주파수는 1.68 MHz이고, 소비전력은 5 μW이며, 제작된 회로의 크기는 측정 패드

논문 | 8페이지 | 무료 | 등록일 2025.05.27 | 수정일 2025.06.04

다운로드
RS Flip Flop 과 D Flip Flop

기초전자회로실험 및 설계2 예비보고서제목 : RS Flip-Flop과 D Flip-Flop1. 실험목표- 동기식과 비동기식 Flip-Flop의 기본개념과 동작원리를 이해할 수 있 ... 에 대한제 Ⅰ: NAND와 NOR 게이트 조합- 그림 8.2와 같이 NOR와 NAND 게이트 조합한 동기식 RS Flip-Flop를 구성하고 구성한 회로에 대하여 입력에 따른 출력 ... 을 측정한다. 구성한 회로의 동기식 RS Flip-Flop 역할 수행 여부를 확인한다.- 클락 입력에는 함수발생기를 사용하고 Leading Edge와 Trailing Edge 부분

리포트 | 11페이지 | 1,000원 | 등록일 2016.03.12

다운로드 장바구니
실험 7. Shift Resistor 예비보고서

: 김경수 김지승실험 7. Shift Resistor1. 실험 목적실험을 통해 시프트 레지스터의 특성과 동작 원리를 이해하고 flip-flop소자를 이용해 구현해보아 원래의 시프트 ... bit Shift Right Register위 회로처럼 J-K 플립플롭 6개와 2-input NAND Gate 1개로 구성된 회로를 74HC00 1개 74HC76 3개를 이용 ... 실험2-5bit Shift Right Register위 회로처럼 시프트 레지스터 소자인 74HC96 1개를 이용하여 구성하고 clock generator를 사용하여 데이터의 이동

리포트 | 7페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
기초전자설계및실험 예비보고서 JK Flip-Flop과 클락생성

의 논리 회로는 그림 9.1과 같다.JK flip-flop operationHYPERLINK "https://en.wikipedia.org/wiki/Flip-flop ... 다.실험회로 및 시뮬레이션 결과4.1)JK Flip-Flop설계문제 1 : NAND와 NOR게이트 조합-그림 9.1과 같이 NOR와 NAND 게이트 조합한 동기식 JK Flip ... -Flop를 구성하고 구성한 회로에 대하여 입력에 따른 출력을 측정한다. 구성한 회로의 동기식 JK Flip-Flop역할 수행여부를 확인한다.-클락 입력에는 함수발생기를 사용

리포트 | 5페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

다운로드 장바구니
실험(1)디지털 논리회로 프로젝트 Door-Lock 설계

화하는 R01, R02 입력, 결과 Segment에 연결된 D Flip Flop의 CLR입력에 연결된다. 번호입력이 잘못되거나 완료되었을 경우에 Button을 누르게 되면 각 7 ... 2018년 1학기 실험(1): 디지털 논리회로12018년Final Project1목차1. Door-Lock Project 설계 지시사항32. 설계 준비413. 설계 아이디어64 ... . 설계 방법85. 전체 회로도96. 전체 설계 평가131. 실험(1) 프로젝트 : Door-Lock 설계지시사항(1) 총 3개의 7-Segment LED가 사용된다. 자신 학번

리포트 | 14페이지 | 10,000원 | 등록일 2020.01.03 | 수정일 2020.10.07

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

신청하기