"flip-flop회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리설계및실험 FPGA 카운터설계 쉬프터 레지스터 플립플롭의 기능 JK FLIP-FLOP 555 timer 순차 rs플립플롭 pspice

"flip-flop회로" 검색결과 81-100 / 958건

판매자 표지는 다운로드시 포함되지 않습니다.

(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (11번실습 예비보고서)

tering 방지 회로에 대하여 학습한다.2. 실험준비물JK Flip Flop 74HC73: 4개NAND gate 74HC00: 4개NOR gate 74HC02: 2개AND ... 1. 실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chat ... gate 74HC08: 2개OR gate 74HC32: 2개LED BL-R2131H(743GD): 4개Switch: 1개저항 330Ω, 1/2W, 5%: 4개오실로스코프

리포트 | 5페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
판매자 표지

Asynchronous Counter,Synchronous Counter 결과레포트

1. 실험 제목 [Asynchronous Counter, Design of Synchronous Counters]2. 실험 결과3. 고찰이번 실험은 jk flip-flop을 이용 ... 하여 비동기식 카운터를 설계하고 각 플립플롭 Q 값을 측정하여 카운터의 원리와 어떻게 작동하는 지 알아보았다. 일단 젤 처음 flip-flop clk을 high에 연결하고 다음 ... flip-flop의 Q부분을 이전 flip-flop의 clk에 연결하였다. 이로써 뒤로 갈수록 주기가 한 주기씩 느려지는 것이다. 또한 j, k, pre, clr는 모두 high

리포트 | 2페이지 | 2,000원 | 등록일 2022.08.22

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 동기순서 논리회로 (Stopwatch 설계) (15주차)

도- 10진 동기 카운터 파형카운터에서 사용하는 JK Flip-Flop인 74HC73은 CLR 단자가 High일 때 정상 동작한다. 16진 카운터는 74HC73을 4개 사용 ... 한다. 10진 카운터를 만들기 위해서 16진 카운터의 두 번째, 네 번째 Flip-Flop의 CLR 단자에 NAND 게이트를 추가한다. 출력이 둘 다 1일 때 NAND 게이트는 0을 출력 ... 해서 두 번째, 네 번째 Flip-Flop이 1을 출력하는 시점에 첫 번째 Flip-Flop의 CLR 단자에 Low값이 들어와 카운터는 1010을 출력하지 못하고 0000인 초기 값을 출력한다. 따라서 10진 동기 카운터로 동작하게 된다.

리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
아날로그 및 디지털 회로 설계실습 예비보고서 12주차

chattering 방지 회로에 대하여 학습한다.11-2. 실습 준비물부품JK Flip Flop 74HC73 4개NAND gate 74HC00 4개NOR gate 74HC02 2개 ... 11-1. 실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 ... AND gate 74HC08 2개OR gate 74HC32 2개LED BL-R2131H(743GD) 4개Switch 1개저항 330Ω, 1/2W, 5% 4개사용장비오실로스코프

리포트 | 5페이지 | 1,000원 | 등록일 2024.07.05

다운로드 장바구니
판매자 표지

부산대 어드벤처디자인 실험10 A+ 결과보고서

실험 10 결과 보고서실험 결과 및 논의Master-Slave Flip-Flop은 2개의 Clocked Flip-Flop과 NOT 게이트로 구성됩니다. 상향예지 트리거 방식 ... 에 전달되게 됩니다.Master-Slave SR Flip-Flop을 설계하였습니다. Q와 Q‘에 각각 LED를 연결하여 동작을 확인하였습니다. Q와 Q’는 결과가 반대로 나왔 ... 형 Shift register의 구성1) D flip-flop을 이용하여 6비트 register를 설계2) S-R flip-flop을 이용하여 6비트 register를 설계10.6(1

리포트 | 1페이지 | 1,500원 | 등록일 2022.04.09

다운로드 장바구니
11. 카운터 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

아날로그 및 디지털 회로 설계 실습-실습 11 예비보고서-카운터 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :11-1. 실습목적JK Flip Flop을 이용한 동기식 ... 준비물부품JK Flip Flop 74HC734개NAND gate 74HC004개NOR gate 74HC022개AND gate 74HC082개OR gate 74HC322개LED BL ... , 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.11-2. 실험

리포트 | 4페이지 | 1,000원 | 등록일 2022.09.06

다운로드 장바구니
Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

, SR 래치”, 정보통신기술용어해설[4] 차재복, “D Flip-flop, Data Flip-flop, Delay Flip-flop D 플립플롭”, 정보통신기술용어해설[5] 차재복, “T Flip-flop, Toggle Flip-flop T 플립플롭”, 정보통신기술용어해설 ... Suite 2014.44. 관련이론1) FPGAFPGA(Field-Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자 ... 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험 장비 및 부품- Digilent Nexys4 FPGA Board- Vivado Design

리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 7주차 결과레포트 (A+자료) - Counter, State Machine, State Diagram

하는 순차 논리회로이다. 일반적으로 000->001->…->111->000과 같이 n-bit 숫자가 증가/감소하는 기능을 수행한다. counter는 여러 개의 flip-flop ... machine은 n개의 flip-flop을 이용해 2n개의 state를 갖게 되며, 이러한 state와 입력에 따라 다음 state, output을 결정하는 순차 논리회로이 ... 을 이용해 구성하게 된다.비동기 counter는 별도의 소자 없이 n개의 flip-flop으로 만든 counter이고, flip-flop들은 clock신호를 공유하지 않는다. 다음의 비

리포트 | 28페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

DGIST전자공학과대학원자소서작성방법, 대구경북과학기술원전자공학대학원면접시험, DGIST전자공학과지원동기견본, 대구경북과학기술원전자공학과학습계획서, DGIST전자공학과대학원입학시험, DGIST전자공학과대학원논술시험, DGIST전자공학과대학원자소서, DGIST전자공학과연구계획서, DGIST전자공학과대학원기출

제조에서 이온 주입 공정의 역할은 무엇입니까?### 회로 설계16. 기본 논리 게이트(AND, OR, NOT)의 동작 원리를 설명하세요.17. 플립플롭(flip-flop)의 동작 ... 하세요.13. 실리콘 카바이드(SiC)와 질화 갈륨(GaN)의 특성 차이를 설명하세요.14. Czochralski 공정과 Float-zone 공정의 차이점은 무엇입니까?15. 반도체 ... 원리를 설명하세요.18. 반도체 메모리 셀의 구조와 동작 원리를 설명하세요.19. 아날로그 회로와

자기소개서 | 280페이지 | 9,900원 | 등록일 2024.06.15

다운로드 장바구니
판매자 표지

sr latch,D,T flip-flop 예비레포트

구조로 인하여 고성능의회로를 구현할 수 있게 한다.-SR latch래치(latch) 또는 플립플롭(flip-flop)은 1비트의 정보를 보관 또는 유지할 수 있는 회로이며 s ... 1. 실험 제목 [SR Latch, D Flip Flop, T Flip Flop]2. 실험 목적-hardware description language(HDL)을 이해하고 그 사용 ... 에 d라는 기호를 붙인 것이다. 즉, rs의 r=1, s=0 그리고 r=0, s=1 인 입력에만 가능하게 되는 회로이다.-t flip flopt 플립플롭은 JK 플립플롭의 J와 K

리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서11 카운터 설계

1. 실습을 위한 이론적 배경JK Flip Flop : RS 플립플롭에서 set 과 reset 에 동시에 1 이 들어왔을 때의 문제를 보완하기 위해 설계된 회로이다 J 와 K ... 는 R S 의 R 과 S 에 대응되고 둘 다 1 이면 출력이 반전된다- 74 H C73 (JK Flip Flop) : dual JK Flip Flop 칩인 74 H C73 은 c ... 하여 카운터의 상태에 따라 LED에 불이 들어오도록 연결한다.4.3 10진 비동기 카운터 설계- 16진 비동기 카운터와 리셋 회로를 이용하여 10진 비동기 카운터의 회로도를 그린다

리포트 | 9페이지 | 1,000원 | 등록일 2022.09.08

다운로드 장바구니
부산대학교 기전실 학번 순차회로

분반의 경우 D Flip Flop을 사용한 회로와 JK Flip Flop을 사용한 회로 두 종류를 모두 설계하는 것이 예비 보고서였으며, 실험실에서는 둘 중 하나만 구현하는 것 ... 출력값인 7을 초과하는 8과 9는 8->6, 9->7로 변경하여 나타내도록 주어집니다. 같은 숫자가 두 번 반복되는 경우 Flip Flop 한 개를 더 사용하여 4bit로 설계 ... ->2->9(7)->1이 되고, 1과 2가 중복되므로 각각 와 로 변경하여 줍니다. 결과는 0 -> 1 -> 2 -> 4 -> 10 -> 7 -> 9입니다. D Flip Flop

리포트 | 9페이지 | 1,500원 | 등록일 2021.07.18

다운로드 장바구니
디지털 논리회로 실험 8주차 D-FlipFlop 결과보고서

여(2)의 회로를 J-K FLIP-FLOP으로 구현하는 방법을 설명하시오.이번 실험에서는 순서회로인 Latch와 Flip-Flop 중 Gated D Latch와 D FLIP ... -FLOP, T FLIP-FLOP에 대해 알아보고 이를 응용한 회로를 구현해보았다. 4.1.1 실험은 Gated D Latch를 결선하는 실험으로 S-R Latch 앞에 AND 게이트 ... 가 D와 같음을 확인할 수 있었다. 4.1.2 실험은 D Flip-flop 7474를 결선하는 실험으로 상승에지트리거 D Flip-Flop의 특징을 알아보는 실험이었다. 이 회로

리포트 | 9페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
아날로그 및 디지털회로설계실습 (카운터 설계)예비보고서

동기 카운터에서 flip flop 하나를 더 추가하면 16진 비동기 카운터 회로가 된다. 16진 비동기 카운터의 출력인 (Q4, Q3, Q2, Q1)이 0000 0001 0010 ... 된다. 16진 동기 카운터는 4개의 flip flop을 가지므로 회로는 위와 같다. 입력 클럭 신호를 function generator를 사용해서 넣어주면 입력 클럭 신호의 falling ... 출력 신호에 LED를 연결하여 카운터의 상태에 따라 LED에 불이 들어오도록 연결한다.8진 비동기 카운터는 3개의 flip flop을 이용하고 J, K가 High의 input

리포트 | 3페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_7주차 예비보고서_A+

된다. 이를 통해 Pulse detector가 pulse가 변하는 것을 포착할 수 있다.1.3 J-K Flip-flop의 동작에 대해 설명하시오.S-R Latch에선 입력이 1, 1일 때 ... Invaild 값이 출력된다. 즉 사용불가이다. 이것을 보완한 것이 J-K Flip-flop이다. J-K Flip-flop의 입력이 1, 1일 땐 toggle이 실행 ... 될 때만 출력값이 변할 수 있다. 반면에 J-K Flip-flop은 CLK가 있다. CLK 값이 0에서 1로 변하는 아주 짧은 시간에만 출력 값이 변할 수 있다. 아주 짧은 시간

리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
판매자 표지

[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Flip-Flops, Latch 실험결과보고서

Chapter 1. 실험 목적Flip-Flop과 latch에 대해 이해하고, 이 동작원리를 회로 설계를 통해 확인할 수 있다.Chapter 2. 관련 이론ü ... 상태를 그대로 유지할 수 있는 논리소자이다.- Latch: 클럭(CLK) 입력을 가지지 않는 소자- Flip-Flops: 클럭(CLK) 입력을 받아 그에 따라 상태를 바꾸는 소자 ... Combinational logic circuit vs Sequential logic circuit- 조합논리회로: 메모리가 없어도 현재 입력만으로도 출력이 결정된다.- 순차논리회로: 메모리가 상태

리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
판매자 표지

인하대 VLSI 설계 6주차 Flip-Flop

Q로 나오고(transparent) clk = 0일 때 Q는 기존의 값을 유지(hold)한다.2) Flip-flop: Flip-flop은 [그림 2]와 같이 2개의 Latch ... 에 전달하는데 CLK의 edge에서만 동작한다.[그림 2]는 Master Slave Clocked Flip-Flop을 Transistor level로 나타낸 것이다. 이 때 ... 를 종합하면 Flip-flop에서 clk = 0일 때 Master는 transparent, Slave는 hold이며 clk = 1일 때 Master는 hold, Slave

리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.22

다운로드 장바구니
서강대학교 디지털논리회로실험 6주차 결과보고서

회로)는 그 출력이 현재 입력 뿐만 아니라 이전 상태들의 영향을 받는 논리회로를 의미한다. Latch와 flip-flop은 순차논리회로 설계의 기본이 되는 function block ... 1. 실험목적1) Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.SR-, D-, JK- flip-flopsSet up time과 hold time에 대해 이해 ... 들이다. Flip-flop은 한 clock신호에 따라 입력상태가 sample이 되어 출력의 상태를 변화시킨다. Latch는 모든 입력 신호변화에 대해 clock과 관계없이 출력

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
판매자 표지

포항공대전자전기공학과대학원자소서작성방법, postech전자전기공학대학원면접시험, 포항공대전자전기공학과지원동기견본, postech전자전기공학과학습계획서, 포항공대전자전기공학과대학원입학시험, 포항공대전자전기공학과대학원논술시험, 포항공대전자전기공학과대학원자소서, 포항공대전자전기공학과연구계획서, 포항공대전자전기공학과대학원기출

제조에서 이온 주입 공정의 역할은 무엇입니까?### 회로 설계16. 기본 논리 게이트(AND, OR, NOT)의 동작 원리를 설명하세요.17. 플립플롭(flip-flop)의 동작 ... 하세요.13. 실리콘 카바이드(SiC)와 질화 갈륨(GaN)의 특성 차이를 설명하세요.14. Czochralski 공정과 Float-zone 공정의 차이점은 무엇입니까?15. 반도체 ... 원리를 설명하세요. 18. 반도체 메모리 셀의 구조와 동작 원리를 설명하세요. 19. 아날로그 회로와 디지털 회로의 차이를 설명하세요. 20. 전력 소모를 줄이기 위한 CMOS

자기소개서 | 281페이지 | 12,900원 | 등록일 2024.06.15

다운로드 장바구니
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 카운터 설계

chattering 방지 회로에 대하여 학습한다.11-2. 실습 준비물부품JK Flip Flop 74HC73 : 4개NAND gate 74HC00 : 4개NOR gate 74HC02 ... 11-1. 실습 목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 ... : 2개AND gate 74HC08 : 2개OR gate 74HC32 : 2개LED BL-R2131H(743GD) : 4개Switch : 1개저항 330 Ω, 1/2W, 5

리포트 | 4페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기