"Verilog-HDL"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 결과보고서 논리 전전설2 verilog hdl Verilog CPU verilog디지털시계 vivado verilog 동기 비동기

판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog-HDL" 검색결과 281-300 / 398건

FPGA를 이용한 디지털 시스템 설계(인하대) MUX, Decoder, Comparator 보고서

되어 복잡하게 된다.Verilog HDL의 경우, 조건문 사용이 가능하기에 조건문을 사용하여 코드를 작성하였다.입력은 각각 4bit인 a, b로 하였고, 조건문의 조건에 따라 각각 ... FPGA를 이용한 디지털시스템 설계 REPORTMUX , Decoder , Comparator 설계1. 실험목표이번 실험의 목표는 4-to-1 MUX , 2-to-4 Binary ... Decoder , 4bit Comparator , BCD-to-7 Segment Decoder를 설계한 후 시뮬레이션하는 것이었다.2. 실험과정 및 소스코드이번 실험에서는 총 4

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

다운로드 장바구니
Combination Logic Circuit Design

verilog HDL.module VERILOG_HDL (I, O);input [3:0] I;output [6:0] O;reg [6:0] O;always @ (D) beginif (I==4 ... Pre - ReportCombination Logic Circuit DesignDepartmentYearStudent IDClassTeamName전기전자공학과22007142123 ... thu1-5홍범주전기전자공학과22007142082thu1-5홍성현① Survey the following multiplexerDigital multiplexer is one of

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2012.11.27

다운로드 장바구니
8비트 가산기 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 8 8비트 가산기□ 시뮬레이션7-세그먼트 시뮬레이션Verilog HDL 코드시뮬레이션 결과입력값출력값숫자4(D)3(C)2(B)1(A ... 7-세그먼트 디코더 datasheet지난 실험에서 7-세그먼트 디코더 회로를 쿼터스2 프로그램을 이용해 논리도를 그려 구성했다. 이번에는 verilog HDL 코드를 이용해 8비트 ... 한 결과로 출력되는 것을 알 수 있다.□ 결론 및 토의이번실험은 디코더 회로를 가지고 10가지의 서로다른 숫자모양을 출력하는 7-세그먼트의 출력을 verilog HDL코드로 확인

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
전기전자기초실험 Chapter 11 FSM(Finite State Machine) Design Pre-report

input value is written on directional arrow.[2]① Realize the FSM in Figure 11-3 in its Behavioral model using verilog HDL.

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2011.12.18

다운로드 장바구니
modelsim velilog로 구현한 mips pipelining

Pipelining 검증1. Verilog HDL을 이용한 Module 설계(1) Instruction Fetch ( IF stage )- Instruction memorymodule ... HDL 언어로 MIPS Pipelining를 설계한다.(1) Verilog HDL로 각 단계별 Module 설계(2) Pipeling 설계(3) 주어진 Data를 연산 후 ... 컴퓨터구조프로젝트(MIPS Pipeline 설계)MIPS Pipeline 설계: 본 프로젝트는 다음과 같은 과정을 따라 수행하였다.목표: Modelsim을 이용하여 Verilog

Non-Ai HUMAN
| 리포트 | 9페이지 | 5,000원 | 등록일 2010.07.22 | 수정일 2015.07.17

다운로드 장바구니
전기전자기초실험 Chapter 10 Flip-Flop andCounter DesignPre-report

·Flip-Flop and Counter Design① Use verilog HDL code to express Master/Slave J-K Flip-flopFlip-flop ... and present inputs. It can save 1 bit-data. It has two inputs J and K, CLK, and two outputs Q and Q ... to 0 regardless of previous value. If J=K=1, value of Q reversed(that means Q->Q`). [1]module MS_JK

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2011.12.18

다운로드 장바구니
11.1(UART)

soc 실습 보고서 1. 실습 제목UART2. 실습 목표verilog HDL 코드를 작성하여 테스트벤치 파일을 만들어 UART를 설정한다.테스트벤치 파일에서 bit_in의 타이밍 ... 을 시뮬레이션에 나타내 보도록 한다.3. 실습 내용(바뀌어지는 부분만 표현---나머지는 생략)// 2-always statement version ... or data_in or tx_done or rx_done or scon or sbuf_rxd_tmp[11]) begin ----> 바뀌는 부분scon_next = scon

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2011.12.15

다운로드 장바구니
연세대 컴퓨터구조 이용석교수님 프로젝트

1. F-D-E-W 구조의 4-stage MIPS architecture을 Verilog HDL을 이용하여 설계하시오.1.1 설계과정 및 Data 1.1.1 설계과정① 각각의 s ... tage에서 block의 역할을 수행하는 module을 설계한다. ② Testbench를 작성하여 module의 동작여부를 테스트한다.③ 전체 module을 통합하여 4-stage ... * Instruction format for R-format* ALUOp control bits and functions codes for add and subtract1.2

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2011.06.24

다운로드 장바구니
Verilog HDL을 이용한 플립플롭 구현

디지털 논리 회로(6.5 연습문제 7번 a)정보통신공학과1. Verilog HDL로 코딩하기Verilog는 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어(HDL ... 과 End를 사용하여 구분하고, HDL의 특징인 시간에 대한 개념이 포함되었다는 것 등 일반적인 프로그램과 다른 점도 많이 있다.2. F/F 회로(모든 플리플롭은 Negative ... edge-triggered이다. 클리어 입력이 없는 회로에서 각 플리플롭은 0으로 초기화되었다고 가정한다.)☞ 몇몇 시스템에서 출력은 현재 상태뿐 아니라 현재의 입력까지 의존한다. 회로

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2010.11.03

다운로드 장바구니
하이닉스반도체 자기소개서, 최종합격, 자소서, 우수예문

Verilog-HDL을 배우고 실습하였습니다.7.전자공학실험1-A저항, 인덕터, 캐퍼시턴스 등의 회로 기초 동작 원리를 이해하고 프로젝트를 수행하면서 창의적인 설계 능력을 연습 ... 에서 Verilog, C언어를 사용하여 Embedded system을 만드는 프로젝트도 경험할 수 있었습니다.반도체 공정을 직접 보거나 실습해보지 못했지만, 실무 경험을 쌓기 위해 ... 디스플레이교육센터를 찾아가 반도체공정보다는 간단한 공정인 TFT-LCD공정을 직접 실습해보았습니다. TFT-LCD공정을 하면서 SPUTTERING, PECVD, 노광기, 에칭기 등의 기계

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2014.07.14

다운로드 장바구니
dmac final report

우리는 한 학기 동안 디지털 논리회로 2를 수강하면서 FPGA와 verilog HDL 이라는 언어를 새로이 접하였다. 물론 1학기에 디지털 논리회로 1이나 컴퓨터기초공학설계 및 실험 ... 에 배운 회로들을 매시간마다 verilog로 작성하고, DE2-70 보드에 Porting 하여 결과를 관찰했다. 이러한 식으로 verilog와 많은 논리회로에 익숙해졌지만, 실제로 순차 ... 과목에서도 잠깐 다룬 적이 있으나, 본격적으로 verilog를 배우기 시작한 것은 2학기 때부터라고 할 수 있을 것이다.디지털논리회로2에선 verilog도 배웠지만, 여러가지

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2012.02.29

다운로드 장바구니
Example of Clock Division

Verilog HDLExample of Clock DivisionUsing xilinxContents TOC \o "1-2" \h \z \u HYPERLINK \l "_Toc ... 을 진행하는데 가장 기본이 된다.이 문서는 Verilog HDL을 이용하여XC3S400 보드의 50MHz 클럭을 분주하고 0.5 초마다 한번씩 LED를 깜빡이는 회로를 설계한다.2 ... 한다.간편한 숫자 표기를 위하여 Verilog HDL은 다양한 진법의 표기법을 제공하는데 여기서는 한눈에 알아보기 쉽도록 16진수를 이용한다.26bit = 67,108,863

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2010.04.10

다운로드 장바구니
전기전자기초실험 Chapter 8 Combination Logic Circuit DesignPre-report

unique symbols to authenticate input conditions. Express 7-segment controller using verilog HDL ... .Verilog HDL:************************style 1****************************** mux, demux 客厚搅茄屈侥栏肺内爹窃 ... Chapter 8Combination Logic Circuit DesignPre-report·Combination logic circuit designㄧ Survey the

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2011.12.18

다운로드 장바구니
Combinational Logic Design Using FPGAs

*************1111000101011001111-Verilog Codemodule prelab2(x,y,z,G);input x,y,z;output G;assign G = (~x&~y&z)|(~x&y&~z)|(~x ... Series Tools and also understand Verilog HDL for the design of simple combinational logic circuits ... Xilinx foundation Series Tools with Verilog. I also learned how to design simple combinational

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2012.02.11

다운로드 장바구니
결과보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA.hwp

circuit design in verilog HDL- Software Simulation with a test-bench- H/W Synthesis- Co-Simulation ... hould design a complex digital circuit in verilog HDL, we are going to deal with a digital circuit ... /Emulation with a FPGA board2. Problem StatementDesign a simple 4-bit Ripple Carry Adder in verilog

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
Verilog 를 이용한 CPU의 Pipeline 구현 (컴퓨터 아키텍쳐 실습)

하고 설계한다.(2) Active-HDL을 실행하고 새 workspace를 생성한다.(3) 제시한 interface에 맞추어 cpu module을 작성한다. ( ! cpu ... 의 throughput을 증가시킬 수 있음을 알 수 있다.2. 내용Lab 06에서 bus-type datapath와 microprogramming을 이용하여 구현했던 CPU를 Instruction ... Fetch -> Operand Decode -> Execution -> Memory Access -> Register Write-back의 5단계로 이루어진 5-stage

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
신의손) 합격 한글 이력서

최종 프로젝트▶ 프로젝트 명 : 100원과 500원 주입 후 1500원 물건 출력을 위한 디지털 시스템 설계▶ 인 원 : 2명▶ 사 용 언 어 : HDL(verilog ... ▶ 인 원 : 2명▶ 사 용 언 어 : HDL (verilog)▶ 프로젝트소개: 1. 아날로그 디지털 convert 보드를 이용하여아날로그신호를 디지털 신호로 출력2. Traffic ... 홀리데이 장기 아르바이트(1년) ? 식당, 리조트, 편의점프로젝트 수행2011 디지털 시스템- 100원과 500원 주입 후 1500원 물건 출력을 위한 디지털 시스템 설계2012 전자

Non-Ai HUMAN
| 이력서 | 17페이지 | 무료 | 등록일 2014.08.20 | 수정일 2016.01.10

다운로드 장바구니
예비보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA

circuit design in verilog HDL- Software Simulation with a test-bench- H/W Synthesis- Co-Simulation ... hould design a complex digital circuit in verilog HDL, we are going to deal with a digital circuit ... /Emulation with a FPGA board2. Problem StatementDesign a simple 4-bit Ripple Carry Adder in verilog

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
연세대학교 전기전자 기초실험 09년도 A+ 레포트 결과 11

according to the state transition tableCode 1. verilog HDL for Fig 11-3.module figure11_3(clk, in ... REDS2Highway REDFarm REDS3Highway REDFarm GREENS4Highway REDFarm YELLOWG→Y→RR→G→YCode 4. verilog HDL ... can modify the verilog HDL code by next.Code 5. verilog HDL for Traffic light controller with

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2009.12.17

다운로드 장바구니
디지털 시계 설계 보고서

되는 RISC시스템인 ARM9 Core가 사용된 Altera社의 Excaliber를 이용하는 디지털 시계를 직접 구현해 보았다.2. 설계목표Verilog HDL를 이용한 시계코드 ... (Timing)5) 작동결과사진1) SoC Master 시스템 작동사진1사진2) SoC Master 7-segment 작동사진5. 고찰Verilog 소스코드 작성, Quartus ... 한 SoC Master 시스템에 대한 깊이 있는 이해 없이, verilog 소스코드 구현부터 서둘러 진행해 생긴 문제로 생각된다. 물론 많은 시행착오를 거쳤지만 이러한 과정을 통해서

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2012.05.29

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기