• AI글쓰기 2.1 업데이트
  • 통합검색(398)
  • 리포트(359)
  • 자기소개서(28)
  • 논문(8)
  • 시험자료(2)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

verilog 결과보고서 논리 전전설2 verilog hdl Verilog CPU verilog디지털시계 vivado verilog 동기 비동기
판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog-HDL" 검색결과 241-260 / 398건

  • 자료 표지
    Sequential-Logic-Design-Ⅱ-FSM and Clocked-Counter
    한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New Source...항목 선택한다.Verilog Test Fixture 선택하고 파일 ... Post-Lab Report- Title: Lab#07 Sequential_Logic_Design_Ⅱ@ FSM and Clocked_Counter-담당 교수담당 조교실 험 일학 ... 을 이용하여 설계해보았다. 또 이를 넘어서서 4-bit up counter, 더 나아가 8-bit up/down counter, 더 복잡한 연산을 포함하는 moore state
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 자료 표지
    Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator
    컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New Source...항목 선택한다.Verilog ... Post-Lab Report- Title: Lab#_Combinational_Logic_Design_Ⅰ@ Arithmetic_Logic and Comparator -담당 교수담당 ... )< 초록 (Abstract) >이 실험은 먼저 목적에 맞게 연산회로에 대해서 알아보고 1-bit 감산기 및 4-bit 가산기를 ISE 프로그램을 이용하여 설계해보았다. 또한 더
    Non-Ai HUMAN
    | 리포트 | 32페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)2주차예비
    -ComboⅡ-SE board 이용하여 확인해본다.2. 배경 지식(Essential Backgrounds for this Lab)가. HDL(Hardware description ... PreliminaryReport주 제: Lab#02 『HBE-ComboⅡ-SE』 board,『Xilinx Spartan3』 FPGA chip,『ISE』 digital design ... (Purpose of this Lab)Xilinx 프로그램 중 schematic을 이용하여 최종적으로 ripple carry full adder를 설계하고 주어진 실험값들과 HBE
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    [합격자소서]16년 하반기 삼성
    구조, 마이크로프로세서 및 HDL, 최근 임베디드 소프트웨어 개발자 양성 교육을 통해서 상관관계를 알게 되었습니다. 부가적으로 실험수업으로 ‘Vivado'라는 프로그램을 이용 ... 해 Verilog언어로 간단한 CPU도 만들어 보면서 Chip 설계에 대한 기초적인 지식을 배울 수 있었습니다.4년간의 학사 생활을 통해 메모리반도체 분야의 기본적인 지식은 모두 닦아두 ... 다양한 전공의 기초과목을 고루 듣고 있을 시기였습니다. 퇴임을 바로 앞두신 박인규 교수님이 전자회로 과목을 담당하셨고 P-spice를 이용한 수업을 하셔서 회로를 분석하는 방법
    Non-Ai HUMAN
    | 자기소개서 | 3페이지 | 3,000원 | 등록일 2016.12.13
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)5주차예비
    )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 조합회로 중 디코더, 인코더, 멀티플랙서를 구현하고 그 원리를 이해한다.2. 배경 지식(Essential ... 한다.BCD code 표현법은 예를 들어 십진수 123을 표현한다고 하면 다음과 같이 표현한다.123 = 0001 0011 0111마. BCD to Excess-3 Code ... ConvertorBCD 코드의 진리표에 3을 더 더해준 값을 사용하는 코드이다. 진리표로 비교해보면DecimalBCDExcess-300000 00000000 001110000 00010000
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)9주차결과
    PostReport주 제: Lab#09 Application_Design_Ⅱ@ Text-LCD Control.지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 ... : 2015년 11월 16일학 번 : 2012440이 름 :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 ... 하나인 verilog를 사용하여 combo의 LCD를 사용한다.2. 배경 지식(Essential Backgrounds for this Lab)가. LCD ControlCombo
    Non-Ai HUMAN
    | 리포트 | 23페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)8주차예비
    )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 카운터 회로를 만들고 이를 응용하여 segment, piezo에 관하여 익힌다.2. 배경 지식(Essential ... PreliminaryReport주 제: Lab#08 Application_Design_Ⅰ@ 7-segment and Piezo_Control지도교수 : 신 창 환 교수님실험조교 ... Backgrounds for this Lab)가. 7-segmentBoard에서 숫자나 문자를 표시해 줄 수 있는 최소의 장치로 8개의 led로 구성되어 있으며 이를 조합하여 숫자 s
    Non-Ai HUMAN
    | 리포트 | 26페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    전기전자기초실험 FSM Design Experiment 결과레포트 (영어)
    Vending machine1) Verilog HDL source codemodule chocolate(coin, choco, Clk); //declare chocolate vending ... - 50 50 50 ->chocolateInput - 100 100 ->chocolateInput - 50 100 ->chocolate Input - 100 50 ->c ... vending machine4) Real experimentButton no.1 - coin0[50] Button no.2 - coin1[100] Button no.3 - ClkLED1
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2017.12.01
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)4주차예비
    this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 가산기 구현의 응용인 감산기를 구현하고 또한 비교기를 구현한다.2. 배경 지식(Essential ... Backgrounds for this Lab)가. 2의 보수컴퓨터에서 뺄셈을 인식하는 법은 다음과 같다. 예를 들어 2-2=0과 같은 뺄셈은 2+(-2)=0처럼 덧셈의 연산 ... 었던 서와 이름에 의한 매핑이 존재한다.바. XOR를 이용한 진리표- A ^ 0 = AA0결과값000101- A ^ 1 = ~AA1결과값011110Ⅱ. 방법 (Materials
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post
    .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ3주차. 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital ... 에 누를 경우, LED 1에 불이 들어오는 것을 확인할 수 있다. 이로써 AND Gate Programming이 제대로 동작함을 알 수 있다.[실험 2] 1 bit Full-Adder
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)5주차결과
    )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 조합회로 중 디코더, 인코더, 멀티플랙서를 구현하고 그 원리를 이해한다.2. 배경 지식(Essential ... ode 표현법은 예를 들어 십진수 123을 표현한다고 하면 다음과 같이 표현한다.123 = 0001 0011 0111마. BCD to Excess-3 Code ConvertorBCD ... 코드의 진리표에 3을 더 더해준 값을 사용하는 코드이다. 진리표로 비교해보면DecimalBCDExcess-300000 00000011 001110000 00010011
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)7주차예비
    Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... PreliminaryReport주 제: Lab#07 Sequential_Logic_Design_Ⅱ@ Flip-Flop, Register and SIPO지도교수 : 신 창 환 교 ... Array)를 생산하는 반도체회사이다. xlinx라는 프로그램은 EDA소프트웨어로 게이트 어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)8주차결과
    으로 HDL 중 하나인 verilog를 사용하여 카운터 회로를 만들고 이를 응용하여 segment, piezo에 관하여 익힌다.2. 배경 지식(Essential ... PostReport주 제: Lab#08 Application_Design_Ⅰ@ 7-segment and Piezo_Control지도교수 : 신 창 환 교수님실험조교 : 이 영 택 ... Backgrounds for this Lab)가. 7-segmentBoard에서 숫자나 문자를 표시해 줄 수 있는 최소의 장치로 8개의 led로 구성되어 있으며 이를 조합하여 숫자 symbol
    Non-Ai HUMAN
    | 리포트 | 24페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)4주차결과
    )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 가산기 구현의 응용인 감산기를 구현하고 또한 비교기를 구현한다.2. 배경 지식(Essential ... 기 짜놓은 HDL을 불러와 본 코드에 이용하는 것을 말한다. 모듈 인스턴스에는 순서와 이름에 의한 매핑이 존재한다.바. XOR를 이용한 진리표- A ^ 0 = AA0결과값 ... Backgrounds for this Lab)가. 2의 보수컴퓨터에서 뺄셈을 인식하는 법은 다음과 같다. 예를 들어 2-2=0과 같은 뺄셈은 2+(-2)=0처럼 덧셈의 연산으로 바라볼 수 있
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)7주차결과
    )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential Backgrounds ... PostReport주 제: Lab#07 Sequential_Logic_Design_Ⅱ@ Flip-Flop, Register and SIPO지도교수 : 신 창 환 교수님실험조교 ... )를 생산하는 반도체회사이다. xlinx라는 프로그램은 EDA소프트웨어로 게이트 어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    논리회로실험) 부울대수의 간소화(1) 결과보고서
    다. LEDR(red)[0] , LEDG(green) : on①과정 3 : F = AB' + A'B'C 에 대한 Test bench을 verilog HDL 로 표현한다.[ 사진 ] F=AB ... Test bench[ 사진 ] Test bench Compilation ②과정 3 : S = B' (A + C) 에 대한 Test bench을 verilog HDL 로 표현 ... 도록 설정을 하였다. 그리고 각각의 부울대수식 F 와 S식은 Schematic 형태로 봤을 때 너무 다른 모양을 하고 있었지만, Verilog HDL 로 Test bench 해보
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2014.01.06
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)2주차결과
    PostReport주 제: Lab#02 『HBE-ComboⅡ-SE』 board,『Xilinx Spartan3』 FPGA chip,『ISE』 digital design tool지도 ... (Purpose of this Lab)Xilinx 프로그램 중 schematic을 이용하여 최종적으로 ripple carry full adder를 설계하고 주어진 실험값들과 HBE-ComboⅡ ... -SE board 이용하여 확인해본다.2. 배경 지식(Essential Backgrounds for this Lab)가. HDL(Hardware description
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)6주차결과
    )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential Backgrounds ... PostReport주 제: Lab#06 Sequential_Logic_Design_Ⅰ@ Flip-Flop, Register and SIPO지도교수 : 신 창 환 교수님실험조교 ... 래치(LATCH)도식(with nor gate)진리표순차회로의 대표적인 예로 결과값이 입력에 영향을 미치고 있다. 래치는 1-bit의 기억소자로 순차회로의 가장 기초적인 소자이
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    Application-Design-Ⅰ-7-segment and Piezo-Control
    .Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New ... Post-Lab Report- Title: Lab#08 Application_Design_Ⅰ@ 7-segment and Piezo_Control -담당 교수담당 조교실 험 일학 ... 7-Segment Decoder와 PIEZO에 대해서 알아보고 Static 7-Segment 컨트롤러 설계와 Dynamic 7-Segment 컨트롤러 설계, PIEZO 컨트롤러
    Non-Ai HUMAN
    | 리포트 | 28페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 자료 표지
    Combinational-Logic-Design-Ⅱ-Decoder, Encoder and Mux
    선택한 후 이름을 설정한다.위의 파일을 연 후에 핀 설정을 한다.Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL ... Post-Lab Report- Title: Lab#05_Combinational_Logic_Design_Ⅱ@ Decoder, Encoder and Mux-담당 교수담당 조교실 험 ... 하여 BCD to Excess-3 Code Convertor회로도 같이 설계해보았다. 이를 통해 조합논리회로가 어떠한 연결관계를 갖고 있는지 그 전에 배웠던 연산회로와 어떤 경우가 달라지
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 27일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
8:06 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기