"Verilog-HDL"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 결과보고서 논리 전전설2 verilog hdl Verilog CPU verilog디지털시계 vivado verilog 동기 비동기

판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog-HDL" 검색결과 321-340 / 398건

Chapter 8(pre)

;D1=1'b0;D2=1'b0;D3=I;endendcaseendendmodulefig 8-5. verilog HDL source for 4x1 MUX와 1x4 DEMUX1-2 ... describes the behavior of this circuit in verilog HDL based on 4×1 multiplexer, 1×4 demultiplexer T ... Pre -REPORT< Chap. 8 >Name : Kim Hyun DukI.D. : 2008142245Depart : EE.Engeeniring.1. Basic theory1

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2011.04.04

다운로드 장바구니
Verilog HDL 소스코드

실습과제 수행일 : 2009-03-20일실습내용 : 실습과제 1[문제 1] 다음 회로를 Primitive Gate들을 사용하여 Verilog HDL로 작성(설계 ... Waveform[문제 2]다음 회로를 assign 문을 사용하여 Verilog HDL로 작성(설계)하고 ModelSim 시뮬레이터를 사용하여 검증하세요.- DUT Source ... )하고 ModelSim 시뮬레이터를 사용하여 검증하세요.- DUT Source Codemodule gate(x0,x1,x2,y0,y1,y2,y3);input x0,x1,x2;output y0,y1

Non-Ai HUMAN
| 리포트 | 4페이지 | 3,000원 | 등록일 2009.04.29

다운로드 장바구니
Full-adder

이번 주 실험은 Block Diagram/Schematic File 대신 Verilog HDL File 을 이용하여 디지털 회로를 구현하고, Simulation 후에 Input ... 과 같이 Verilog HDL File에 특정의 명령을 대입하였다. 이를 Instantiation 라고 한다. 우선 Instantiation 이전에 x, y, z를 Input ... *************10111010001101101101011111Verilog File에서 Instantiation할 때에, 위와 같은 방법으로 Modeling하는 방법을 Gate-Level Modeling라고 한다. 하지

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21

다운로드 장바구니
디지털 논리 실험, Half adder와 Full adder 실험 예비 보고서

가 된다. 이를 통해 오버플로우를 방지할 수 있다.Ⅲ. Verilog HDL 분석1) 반가산기의 Verilog HDLmodule HALF_ADDER(X, Y, S, COUT);input ... 가 존재 하지 않는다.4) adder/subtractor를 verilog HDL로 구현하시오.module ADDER(A1, B1, A2, B2, A3, B3, A4, B4, S1, S2 ... 4 ^ B4 ^ C3;assign C4 = (A4 & B4) + (A4 & C3) + (B4 & C3);endmodule위의 코드는 4-bit adder를 verilog 코드

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
연세대 전기전자 기초실험 09년도 A+ 레포트 예비 10

① Use verilog HDL code to express Master/Slave J-K Flip-flopmodule MASTER_SLAVE_JK ( J, K, CLK, Q

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2009.12.17

다운로드 장바구니
연세대 전기전자 기초실험 09년도 A+ 레포트 예비 11

① Realize the FSM in Figure 11-3 in its Behavioral model using verilog HDL.module figure11_3(clk

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2009.12.17

다운로드 장바구니
디지털회로 [ 7-세그먼트디코더, 쉬프트 레지스터,업-다운카운터, 각종 카운터 _ 사전 ]

8-9. 7-세그먼트디코더, 쉬프트 레지스터업-다운카운터, 각종 카운터제출일실험조이름-사전 보고서-? 실험목적이번 실험의 목적은 Verilog HDL을 사용한 회로 설계 방법 ... *************011110010001001000110000110010010011000101010010001101100000011100011111000000000010010001100세그먼트의 구조는 실험5에서 했듯이 아래와 같고 그 옆에 진리표도 나타내었다.? 7-세그먼트 Verilog HDL 소스 코드-아래는 7-세그먼트 진리표 ... 가 1이면 업 카운트 동작을 수행하고 0이면 다운 카운트 동작을 수행한다.? 업-다운 카운터 Verilog HDL 코드module Up_down_cnt (Clk, Up_down

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2008.04.09

다운로드 장바구니
디지털논리회로

1.IntroductionA.과제를 하게 된 동기DMAC를 Verilog HDL로 구현하므로 DMAC 설계를 통해서 주어진 Specification을 충분히 이해하고 이해 ... 한 부분들을 조원과 토론함으로써 조원들과 서로간의 지식을 공유하고 이전보다 향상된 Verilog HDL구현 능력을 가지게 된다.C.팀 구성 및 역할2009720099 김동열제안서 작성 ... Chip_ENableRAM0 -> RAM1 으로 데이터 전송RAM1 -> RAM2로 데이터 전송RAM2 -> RAM3 데이터 전송RAM3 -> RAM1 데이터 전송Timing Analy.

Non-Ai HUMAN
| 리포트 | 21페이지 | 1,500원 | 등록일 2010.12.21

다운로드 장바구니
Verilog 언어를 이용하여 지연시간을 코딩하고 클럭펄스에 대한 결과값 출력

(3) Example 3.2와 example 3.3을 이용하여 교재 그림 3.38의 결과를 출력하라. (Verilog 언어를 이용하여 Active-HDL 또는 Quartus ... (Verilog 언어를 이용하여 Active-HDL 또는 Quartus의 출력을 제출)(a)게이트 g1: 0→1게이트 g2: 0→1게이트 g3: 0→0게이트 g4: 0→0게이트 g5 ... 할 수 있다.(7) Verilog 언어를 이용하여 example 4.9의 결과를 출력하라. (Verilog 언어를 이용하여 Active-HDL 또는 Quartus의 출력을 제출)

Non-Ai HUMAN
| 리포트 | 4페이지 | 3,000원 | 등록일 2008.04.15

다운로드 장바구니
디지털 논리회로 실험, 부울법칙 및 드모르간, 글리치, 해저드, half/full adder 실험 예비 보고서

00000100010010110110010011101001110111113. Verilog HDL 분석1) 부울 대수 Verilog 코드// 설계 모듈과 포트 연결module BOOL_LAW(A, B, C, D ... 1. 실험목표① 부울 법칙에 대해 이해한다.② 드모르간의 정리에 대해 이해한다.③ 부울법칙과 드모르간의 정리를 Verilog를 이용해 시뮬레이션 한다.④ 글리치와 해저드의 개념 ... , COMM_R1, COMM-R2, ASSO_R1, ASSO_R2, DIST_R1, DIST_R2);input A, B, C, D; output COMM_R1, COMM_R2

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
Verilog를 이용한 IDCT 설계

1. PurposeHardware description languages (HDLs) such as Verilog HDL are basic tools for describing ... DCT and IDCT.2) Describe an IDCT hardware architecture using Verilog.3) Verify the operation of the ... designed hardware with a logic simulator (e.g., Modelsim).3. Pre-report(1) Explain the mathematical

Non-Ai HUMAN
| 리포트 | 6페이지 | 6,000원 | 등록일 2009.12.24

다운로드 장바구니
[전기전자기초실험] 연산 회로 설계 실험 결과보고서

비트 ALU verilog HDL 코드4비트 ALU Timing Analyzer- 4비트 ALU의 결과(논리연산)동작 제어 신호A=0101 / B=1010A=1110 / B ... 학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년6) 실험과정 및 결과측정4비트 덧셈기/뺄셈기 verilog HDL 코드4비트 덧셈기/뺄셈기 Timing ... 의 Timing Analyzer의 결과값을 토대로 입력에 따른 출력이 나오기까지의 지연값에 대하여 조사16비트 ALU verilog HDL 코드16비트 ALU Timing

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
[프로세서 설계] 신호등 설계 verilog HDL 을 이용하 설계

Processor design - Design through Verilog HDL (traffic control system )- 과목 : 프로세서 설계 담당교 수 : 이용환 교 ... Specification ⅱ. 설계 제한 요소와 목표 -#1 Processor design 2009 HDL Code 를 사용함 ( Verilog Code 사용 ) - Xilinx ISE ... 10.1 , ModelSim XE III 6.4b 을 이용한 verilog 구현 주도로를 기준으로 파란색 신호가 빨간색 신호보다 시간적으로 길게 설계함 - 주도로 파란색신호 : 12

Non-Ai HUMAN
| 리포트 | 33페이지 | 3,000원 | 등록일 2009.12.22

다운로드 장바구니
ASIC 프로젝트 양궁 게임

verilog-HDL언어를 기초로 DE-2 BOARD를 사용하여 간단한 양궁게임을 만들어 보았다. 게이지 모드를 통해 확장보드의 수직 변위와 동적(움직이는보드)모드를 통해 수평 ... 변위를 결정하며 바람이라는 변수를 두어 설계하였다. 또한 7-세그먼트를 통해 최근점수와 누적점수를 표시하였다.

Non-Ai HUMAN
| 리포트 | 9페이지 | 7,000원 | 등록일 2008.12.03

다운로드 장바구니
반도체 제작 공정에 관한 리포트

Fabrication High level description (VHDL,Verilog HDL 등 이용 ) Simulation Simulation Synthesis Full Custom ... 결정 성장 공정 • 단결정이란 ? • 결정성장방법의 종류 • 결정성장법의 원리• 단결정 정의 단결정 다결정• 결정성장 방법의 종류 1. 용융액 성장 - Czochralski 법 ... , Floating Zone 법 2. 기상 성장 - 기상 Epitaxy 성장법 3. 용액 성장 - 수열법 , 온도 강하법 , 온도차법인상법 (Czochralski method) 종

Non-Ai HUMAN
| 리포트 | 20페이지 | 3,000원 | 등록일 2010.07.26

다운로드 장바구니
ASIC 프로젝트 골프 게임

verilog-HDL언어를 기초로 DE-2 BOARD를 사용하여 간단한 골프게임을 만들어 보았다. 파워 게이지 모드를 통해 날아가는 공의 속도를 조절하였으며, 바람이라는 랜덤변수 ... 는 7-세그먼트를 통해 최근점수와 누적점수로 표시하였다. 공은 총 5번을 한 주기로 칠 수 있다.

Non-Ai HUMAN
| 리포트 | 14페이지 | 10,000원 | 등록일 2008.12.15

다운로드 장바구니
연세대 전기전자 기초실험 11. FSM(Finite state machine)설계 실험 (예비보고서)

④ FSM의 verilog 시뮬레이션 수행① 그림 11-3의 FSM을 보고 Behavioral model로 verilog HDL을 이용하여 구현하시오.module fsm_state ... ;endendcaseendendendmodule② 그림 11-4의 FSM을 보고 Behavioral model로 verilog HDL을 이용하여 구현하시오.module chocolate (clk, in, out ... 11-5의 FSM을 보고 Behavioral model로 verilog HDL을 이용하여 구현하시오.module velocity_control (key, clk, acc, br, s

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
[ASIC] VHDL, Verilog, SystemVerilog의 비교

하는데 어려움이 있다. 많은 설계자와 단체들은 다른 언어로의 전환을 고민한다.이 보고서는 3가지의 일반 HDL 의 기술적 특징을 비교하겠다.· VHDL(IEEE-Std 1076 ... ) : 다양한 인증, 합성(실행) 툴이 지원되는 범용 디지털 설계 언어.· Verilog(IEEE-Std 1364) : 다양한 인증, 합성 툴이 지원되는 범용 디지털 설계 언어 ... .VHDLVHDL은 막강하고 풍부하게 typed 언어이다. Ada 프로그래밍 언어로부터 유래하여, 이 언어는 Verilog보다 더 많은 표현을 요구한다. 부가적인 표현들은 설계들을 self

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2008.04.03

다운로드 장바구니
7-Segment 를 이용한 디지털 시계(디지털논리회로프로젝트)

되어 입력된 숫자에 따라 Display이가 되도록 구성되어 있다. 아래는 위 카운터에서 사용하는 JK F/F과 7-Segment에 대한 Verilog HDL code를 나타내었다. 아래 code는 이미 이전 실험에서 사용하였던 것이기 때문에 주석은 생략하도록 하겠다. ... 1. Purpose - Training Kit에서 지원하는 1 MHz 수정발진기의 출력 및 7-Segment를 사용한 디지털 시계의 설계. • 설계 사양① Reset 시 ... 00:00:00 가 됨② 1 MHz 수정발진기를 사용할 것③ 초 단위 Display④ 10분당 오차가 2초 이내일 것⑤ 7-Segment를 이용한 Display2. Approach

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2009.05.23

다운로드 장바구니
SYSTEM C와 verilog HDL을 이용한 하드웨어 설계.(fir filter예)

tap-FIR filter 모델링 예.5.1. Verilog 를 이용한 하드웨어 모델링.Verilog HDL-C와 비슷한 syntax-Gateway Design System 사 ... 5장. SYSTEM C와 verilog HDL을 이용한 하드웨어 설계.5.1. verilog를 이용한 하드웨어 모델링.5.2. SystemC를 이용한 하드웨어 모델링.5.3 32 ... 에서 개발 Cadence로 흡수-약70%이상의 기업체에서 사용그림 1. 하드웨어 구조를 module 로서 표현모듈verilog 기본 구조로서 하나의 블록 단위로 나타낼 수 있으며,계층

Non-Ai HUMAN
| 리포트 | 26페이지 | 1,500원 | 등록일 2009.02.28

다운로드 장바구니

이전10개 11 12 13 14 15 161718 19 20 다음10개

파워링크

신청하기